

MFA-MEDIENSYSTEM


Mikrocomputer- Technik

Fachpraktische Übungen · Band 3
Floppy-Disk-Controller
Herausgegeben vom BFZ Essen


MEDIENSYSTEM

VGS **Bfz**

FACHPRAKTISCHE ÜBUNG MIKROCOMPUTER-TECHNIK



Floppy-Disk- Controller-Baugruppe

BFZ/MFA 4.7.



Diese Übung ist eine vom BFZ-Essen erstellte Ergänzung zum MFA-Mediensystem. Das Mediensystem wurde im Rahmen eines vom Bundesminister für Bildung und Wissenschaft, vom Bundesminister für Forschung und Technologie sowie der Bundesanstalt für Arbeit geförderten Modellversuches zum Einsatz der "Mikrocomputer-Technik in der Facharbeiterausbildung" vom BFZ-Essen e.V. entwickelt und erprobt.



Inhaltsverzeichnis

	Seite
1. Einleitung	1
1.1. Aufbau einer Diskette	1
1.2. Aufbau eines Diskettenlaufwerks	4
1.2.1. Die Signale der Laufwerkselektronik	5
2. Signalübertragung zwischen den Diskettenlaufwerken und der FDC-Baugruppe	7
2.1. Anschluß der Diskettenlaufwerke an die FDC-Baugruppe	7
2.2. Die Steuersignale $\overline{SEL0}$ und $\overline{SEL1}$ zur Laufwerksauswahl	9
2.3. Das Steuersignal $\overline{MOT ON}$ zum Ein- und Ausschalten der Laufwerkmotoren	10
2.4. Das Steuersignal $\overline{SIDE SEL}$ zur Auswahl der Diskettenseite	10
2.5. Die Steuersignale \overline{STEP} (Schritt) und \overline{DIRC} (Richtung) zur schrittweisen Kopfbewegung von Spur zu Spur	11
2.6. Das Steuersignal \overline{WG} (Schreibtor-Freigabe) zur Freigabe des Schreibverstärkers im Diskettenlaufwerk	11
2.7. Das Rückmeldesignal \overline{INDEX} zur Erkennung des Spuranfangs	12
2.8. Das Rückmeldesignal $\overline{TRACK0}$ zur Erkennung der Spur 0	12
2.9. Das Rückmeldesignal \overline{WRPT} zum Erkennen des Schreibschutzes	12
2.10. Die Signalleitung \overline{WDATA} zur Übertragung der seriellen Information beim Schreiben	13
2.11. Die Signalleitung \overline{RDATA} zur Übertragung der seriellen Information beim Lesen	13

Inhaltsverzeichnis

	Seite
3. Aufgaben der FDC-Baugruppe	14
3.1. Aufgabe des Adreßvergleichers und der Bausteinauswahl	16
3.2. Aufgaben des FDC-Bausteins	16
3.3. Aufgaben des Steuerports	16
3.4. Aufgaben des Datenseparators	16
4. Stromlaufplan der FDC-Baugruppe	17
4.1. Schaltungsbeschreibung des Adreßvergleichers	18
4.2. Schaltungsbeschreibung des Datenbustreibers	22
4.3. Schaltungsbeschreibung des Steuer-Ports	23
4.4. Automatische Motor-Ein/Ausschaltung	26
4.5. Schaltungsbeschreibung des FDC-Bausteins	28
4.5.1. Die Register des FDC-Bausteins	28
4.5.2. Auswahl der FDC-Register	29
4.5.3. Synchronisation der Datenübertragung	32
4.5.3.1. Die Signale DRQ und INTRQ	32
4.5.3.2. Das Warte-Flip-Flop	36
4.5.4. Die Anschlüsse des FDC-Bausteins zur Laufwerks-Steuerung und zur Informationsübertragung von und zu den Disketten-Laufwerken	40
4.6. Die Erzeugung des LWREADY-Signals	41
4.7. Der Datenseparator	43
4.8. Die Erzeugung der 4 MHz- und 1 MHz-Taktsignale	47

Inhaltsverzeichnis

	Seite
5. Das Zusammenwirken von Hard- und Software	48
5.1. Die FDC-Kommandos	48
5.1.1. Die Kommandos der Gruppe I	49
5.1.1.1. Das RESTORE-Kommando	50
5.1.1.2. Das SEEK-Kommando	51
5.1.1.3. Die Kommandos STEP IN, STEP OUT und STEP	51
5.1.2. Die Kommandos der Gruppe II	53
5.1.2.1. Das WRITE SECTOR-Kommando	55
5.1.2.2. Das READ SECTOR-Kommando	59
5.1.3. Die Kommandos der Gruppe III	63
5.1.3.1. Das WRITE TRACK-Kommando	64
5.1.4. Die Kommandos der Gruppe IV	66
5.1.4.1. Das FORCE INTERRUPT-Kommando	66
6. Aufbau und Inbetriebnahme	67
7. Das BFZ-MINI-DOS	118
7.1. Einleitung	118
7.2. Aufbau des Systems	120
7.3. Handhabung der Disketten	121
7.4. Das Einlegen und Herausnehmen von Disketten	123
7.5. Aufruf des BFZ-MINI-DOS	124
7.5.1. Aufruf von MAT 85 aus	124
7.5.2. Aufruf von SPS aus	125
7.5.3. Aufruf von BASIC aus	126
7.6. Die Befehle des BFZ-MINI-DOS	127
7.6.1. Das FORMAT-Kommando	128

Inhaltsverzeichnis

	Seite
7.6.2. Das SAVE-Kommando	134
7.6.3. Das DIRECTORY-Kommando	141
7.6.4. Das LOAD-Kommando	146
7.6.5. Das ERASE-Kommando	151
7.6.6. Das QUIT-Kommando	155
8. Anhang	156
8.1. Das Format	156
8.2. Aufzeichnungsverfahren	159
8.3. ROM-Bestückung	161
8.4. Tabelle der Meßpunkte	163
8.5. BFZ-MINI-DOS-Fehlermeldungen	164
8.6. Listing des BFZ-MINI-DOS	167

FDC-Baugruppe

1. Einleitung

Für die Speicherung größerer Datenmengen, beispielsweise Meßdaten in der Prozeßdatenverarbeitung, Sicherung von Programmen gegen Verlust durch Stromausfall u.a., finden in zunehmenden Maße "Flexible Magnetplatten" (Bezeichnung nach DIN 66237) Verwendung. Gebräuchliche Namen sind auch "Floppy-Disk" oder "Diskette". Im Vergleich zu anderen Speichermedien, wie Magnetkassetten und Lochstreifen, bieten die Disketten einen schnelleren und einfacheren Zugriff auf die gespeicherten Daten. Wie für Magnetbandkassetten und Lochstreifen gibt es auch für die Disketten besondere Geräte, die das Aufzeichnen und das Lesen der Information ermöglichen. Diese Geräte werden Diskettenlaufwerke (engl.: Disk-Drives) genannt.

1.1. Aufbau einer Diskette

Disketten werden in unterschiedlichen Größen (Durchmesser 3 Zoll, 3 1/2 Zoll, 5 1/4 Zoll und 8 Zoll) hergestellt. Bild 1 zeigt den Aufbau einer 5 1/4-Zoll-Diskette. In einer Schutzhülle befindet sich eine runde Kunststoffscheibe, auf deren Oberfläche eine magnetisierbare Schicht aufgetragen ist. Diese Scheibe rotiert während des Betriebes innerhalb der Schutzhülle. Die Schutzhülle besitzt eine Öffnung für den Schreib/Lese-Kopf des Laufwerkes. Andere Öffnungen und Kerben werden für die Laufwerksteuerung und den Antrieb benötigt. Die Floppy-Disk-Controller-Baugruppe BFZ/MFA 4.7. (FDC-Baugruppe) ist in Verbindung mit dem BFZ-MINI-DOS-Programm für die Verwendung von Laufwerken für zweiseitig beschreibbare 5 1/4 Zoll-Disketten ausgelegt. Bei diesen Disketten erhält man eine hohe Speicherkapazität durch die Benutzung beider Seiten.




Bild 1: Aufbau einer 5 1/4-Zoll Diskette

FDC-Baugruppe

Disketten werden mit ihrer Schutzhülle in die Laufwerke eingelegt. Bei 5 1/4 Zoll-Disketten rotiert die Kunststoffscheibe innerhalb der Hülle mit 300 Umdrehungen pro Minute. Der Schreib-/Lese-Kopf kann durch eine Mechanik schrittweise vom äußeren Diskettenrand bis nahe zur Diskettenmitte verschoben werden. Dadurch ist es möglich verschiedene kreisförmige Spuren (engl.: Track) auf der Diskette abzutasten (Bild 2). Ähnlich wie bei einer Tonband- oder einer Videoaufnahme können auf diese Spuren mit Hilfe des Schreib/Lese-Kopfes Informationen "geschrieben" und später wieder von ihnen "gelesen" werden. Die Daten werden hierbei als serielle Signale Bit für Bit übertragen.

Die maximale Anzahl der benutzbaren Spuren hängt u.a. von den technischen Daten des verwendeten Laufwerks ab. Bei 5 1/4 Zoll-Disketten sind 35 bis 80 Spuren üblich.




Bild 2: Spuren, Sektoren, Indexloch, Kopfbewegung

FDC-Baugruppe

Bei der Aufzeichnung von Daten unterteilt man die Spuren meist in kleinere Abschnitte. Diese nennt man Sektoren (vergl. Bild 2). Die einzelnen Sektoren einer Spur sind durch Markierungs-Bytes auf der Diskette gekennzeichnet. Bei einer neuen Diskette müssen diese Bytes durch ein spezielles Programm auf die Diskette geschrieben werden. Diesen Vorgang nennt man "Formatieren", da durch ihn das Format, das heißt die Einteilung der Spuren und die Größe der Sektoren, festgelegt wird.

Für den Transport der seriellen Informationen zur Diskette und für den von der Diskette sind zwei Leitungen erforderlich. Eine sogenannte Schreib-Leitung und eine Lese-Leitung. Auf der Schreib-Leitung werden zum Schreib/Lese-Kopf Impulsmuster übertragen. Diese werden von der Laufwerkselektronik so aufbereitet, daß durch jeden Impuls eine Richtungsänderung des Stromflusses im Schreib/Lese-Kopf erfolgt. Die Stromrichtungsänderung hat auf der am Kopf vorbeierotierenden Diskette eine Richtungsänderung des magnetischen Flusses zur Folge. Mit Hilfe dieser "magnetischen Flußwechsel" wird die von der FDC-Baugruppe übertragene Information in der Diskettenoberfläche gespeichert.




Bild 3: Magnetische Flußwechsel innerhalb der Diskettenoberfläche

FDC-Baugruppe

1.2. Aufbau eines Diskettenlaufwerks

Ein Laufwerk für Disketten enthält verschiedene mechanische bzw. elektro-mechanische Einrichtungen. Eine Spann- und Mitnehmer-
vorrichtung für die Kunststoffscheibe zentriert die Diskette und klemmt sie fest, so daß der Antriebsmotor die Scheibe drehen kann. Für die Positionierung des Schreib/Lese-Kopfes werden in der Regel Schrittmotore verwendet, die den Kopf mit Hilfe mechanischer Getriebe über die Spuren der Diskette bewegen. Eine weitere Einrichtung sorgt dafür, daß der Schreib/Lese-Kopf an die Diskette geschmiegt wird, wenn Informationen geschrieben oder gelesen werden sollen. Das Anschmiegen des Kopfes an die Scheibe nennt man "Laden des Kopfes" (engl.: Head Load). Hierdurch treten Reibungen zwischen der sich drehenden flexiblen Kunststoffscheibe und dem Schreib/Lese-Kopf auf. Sie führen zu einem schnellen Verschleiß des Kopfes und der magnetischen Beschichtung. Daher wird der Kopf nur dann angeschmiegt, wenn Informationen gelesen oder geschrieben werden. Laufwerke, die beide Seiten der Diskette zur Speicherung nutzen, besitzen zwei Schreib/Lese-Köpfe. Daher muß die Diskette bei Verwendung solcher Laufwerke nicht umgedreht werden, um die Rückseite zu nutzen.




Bild 4: Beispiel für die Einrichtungen eines Diskettenlaufwerks

FDC-Baugruppe

1.2.1. Die Signale der Laufwerkselektronik

Zur Steuerung der unterschiedlichen Bewegungsvorgänge benötigt die im Laufwerk eingebaute Elektronik von außen Steuersignale. Die Laufwerkselektronik liefert zur Erfassung wichtiger Funktionen nach außen Rückmeldesignale.




Bild 5: Steuersignale und Rückmeldesignale der Laufwerkselektronik

Eine generelle Auswahl des Laufwerks erfolgt über das Auswahl-signal SEL (SELECT, Auswahl). Da häufig mehrere Laufwerke an ein Mikrocomputersystem angeschlossen werden, wird mit diesem Signal das gewünschte Laufwerk ausgewählt. Mit dem Steuersignal MOT ON (MOTOR ON, Motor ein) wird der Antriebsmotor des Laufwerks ein-/ausgeschaltet. Die beiden Signale DIRC und STEP wirken auf den Schrittmotor, der den Schreib/Lese-Kopf bewegt. Mit DIRC (DIRECTION, Richtung) wird die Richtung der Bewegung bestimmt. Ein Impuls am Anschluß STEP (Schritt) bewirkt eine Bewegung des Kopfes um einen Schritt in die durch DIRC angegebene Richtung. Mit dem Steuersignal WG (WRITE GATE, Schreibtor-Freigabe) wird der Elektronik mitgeteilt, daß ein Schreibvorgang stattfinden soll. Das Steuersignal SIDE SEL (SIDE SELECT, Seiten-Auswahl) dient bei Laufwerken, die beide Diskettenseiten nutzen können, für die Auswahl der Seite.

FDC-Baugruppe

Um ein ordnungsgemäßes Aufzeichnen und Lesen von Informationen zu gewährleisten, erzeugt die Laufwerkselektronik ihrerseits Rückmeldesignale. Das ist zunächst das Signal $\overline{\text{TRACK0}}$ (Spur 0), das dann aktiv wird, wenn sich der Schreib/Lese-Kopf über der äußeren Diskettenspur (Spur 0) befindet. Das Rückmeldesignal $\overline{\text{INDEX}}$ wird bei jeder Umdrehung der Diskette aktiv, wenn das Indexloch den Strahl der Lichtschranke freigibt. Es dient zur Markierung des Anfangs einer Diskettenspur. Das Signal $\overline{\text{WRPT}}$ (WRITE PROTECT, Schreibschutz) dient zur Erkennung, ob der Benutzer die Diskette durch einen Aufkleber vor ungewolltem Beschreiben geschützt hat.

Die Steuer-, Rückmelde- und Informations-Signale werden durch eine für diese Aufgaben vorgesehene Schnittstelle (engl.: Interface) erzeugt bzw. empfangen. Diese Schnittstelle wird Floppy-Disk-Controller genannt. Sie stellt die Anpassung zwischen einem Mikrocomputer-System und einem (oder auch mehreren) Disketten-Laufwerken her.




Bild 6: Zusammenschaltung von Floppy-Disk-Controller und Laufwerk

FDC-Baugruppe

2. Signalübertragung zwischen den Diskettenlaufwerken und der FDC-Baugruppe

2.1. Anschluß der Diskettenlaufwerke an die FDC-Baugruppe

An die FDC-Baugruppe lassen sich bis zu zwei Diskettenlaufwerke (5 1/4 Zoll) anschließen. Dazu werden folgende Signalleitungen benötigt:




Bild 7: Signalleitungen zwischen FDC-Baugruppe und Diskettenlaufwerken

Bei allen aufgeführten Signalen wird der aktive Zustand mit einem L-Pegel angezeigt ("LOW-aktiv").

FDC-Baugruppe

Alle Steuersignale von der FDC-Baugruppe zu den Laufwerken werden durch Treiberstufen mit offenem Kollektor (open collector) verstärkt. Die Eingänge der Laufwerke sind standardmäßig mit "pull up"-Widerständen von 150 Ohm ausgestattet. Diese Widerstände sind in einem Netzwerk (Widerstands-Array) zusammengefaßt, das auf der Platine der Laufwerkelektronik aufgesteckt ist. Damit lassen sich alle "pull up"-Widerstände leicht von der Platine entfernen. Beim Anschluß von zwei Diskettenlaufwerken müssen diese "pull up"-Widerstände in einem Laufwerk entfernt werden, damit die Belastung für die Treiberstufen auf der FDC-Baugruppe nicht zu groß wird:




Bild 8: Anschluß der Laufwerk-Steuersignale

Die Übertragung der Rückmeldesignale von den Laufwerken zur FDC-Baugruppe erfolgt mit Hilfe von "open collector"-Treiberstufen in den Laufwerken und "pull up"-Widerständen auf der FDC-Baugruppe. Die Flankensteilheit der Signale $\overline{\text{INDEX}}$, $\overline{\text{TRACK0}}$ und $\overline{\text{WRPT}}$ wird auf der FDC-Baugruppe durch Inverter mit Schmitt-Trigger-Eingängen erhöht (IC14.1, IC14.2, IC14.3). Durch deren Negation der Rückmeldesignale wird ein nochmaliges Invertieren notwendig (IC13.1, IC13.2, IC13.3):




Bild 9: Anschluß der Laufwerk-Rückmeldesignale

Durch diese Anschlußart ist es möglich, zwei Diskettenlaufwerke parallel an die FDC-Baugruppe anzuschließen, ohne daß es zu Kurzschlüssen der Laufwerks-Ausgangssignale kommt (wired or).

FDC-Baugruppe

2.2. Die Steuersignale $\overline{SEL0}$ und $\overline{SEL1}$ zur Laufwerksauswahl

Durch L-Pegel auf den Leitungen $\overline{SEL0}$ bzw. $\overline{SEL1}$ läßt sich jeweils eines der Diskettenlaufwerke auswählen. Dazu muß an den Laufwerken die zugehörige Laufwerk-Nummer eingestellt werden (ähnlich der Baugruppennummer bei der Baugruppenauswahl). Die Einstellung der Laufwerk-Nummer ist nicht genormt. Sie hängt von den verwendeten Laufwerken ab.

Bei vielen Disketten-Laufwerken lassen sich drei oder vier unterschiedliche Laufwerk-Nummern durch Umstecken von Brücken einstellen:




Bild 10: Einstellung der Laufwerks-Nummer

Im dargestellten Beispiel ließe sich das angeschlossene Laufwerk mit dem Signal $\overline{SEL1}$ = L-Pegel aktivieren. Zur sprachlichen Unterscheidung erhalten die Laufwerke häufig folgende Namen:

Auswahl mit	Laufwerk-Name
$\overline{SEL0}$	Laufwerk A
$\overline{SEL1}$	Laufwerk B

FDC-Baugruppe

2.3. Das Steuersignal $\overline{\text{MOT ON}}$ zum Ein- und Ausschalten der Laufwerkmotoren

Zum Ein- und Ausschalten der Laufwerkmotoren dient das Laufwerk-Steuersignal $\overline{\text{MOT ON}}$. Wird dieses Signal auf L-Pegel geschaltet, so werden die Laufwerkmotoren gestartet. Sie erreichen nach spätestens einer Sekunde ihre Solldrehzahl (300 Umdrehungen pro Minute). Mit $\overline{\text{MOT ON}} = \text{H-Pegel}$ lassen sich die Laufwerkmotore wieder abschalten. Dabei wird je nach verwendetem Laufwerk der Motor mit der ansteigenden Flanke von $\overline{\text{MOT ON}}$ sofort abgeschaltet oder erst nach einigen Sekunden. Diese Verzögerung wird durch eine monostabile Kippstufe erreicht, die in manchen Laufwerken eingebaut ist.

Die Motor-Ein/Ausschaltung wirkt unabhängig von den Laufwerk-Auswahlsignalen $\overline{\text{SEL0}}$ und $\overline{\text{SEL1}}$ auf beide angeschlossene Laufwerke.




Bild 11: Ein-/Ausschaltung der Laufwerkmotoren

2.4. Das Steuersignal $\overline{\text{SIDE SEL}}$ zur Auswahl der Diskettenseite

Werden an die FDC-Baugruppe Diskettenlaufwerke angeschlossen, bei denen doppelseitiges Schreiben bzw. Lesen der Disketten möglich ist, so wird die Auswahl der Diskettenseite mit Hilfe des Signals $\overline{\text{SIDE SEL}}$ (Seitenauswahl) vorgenommen:

$\overline{\text{SIDE SEL}} = \text{H-Pegel (inaktiv):}$ Auswahl der Diskettenseite 0
 $\overline{\text{SIDE SEL}} = \text{L-Pegel (aktiv):}$ Auswahl der Diskettenseite 1

FDC-Baugruppe

2.5. Die Steuersignale $\overline{\text{STEP}}$ (Schritt) und $\overline{\text{DIRC}}$ (Richtung) zur schrittweisen Kopfbewegung von Spur zu Spur

Durch die Ausgabe eines einzelnen $\overline{\text{STEP}}$ -Impulses wird der Schreib/Lese-Kopf des ausgewählten Laufwerks auf der Diskette um einen Spur-Abstand nach innen oder außen bewegt. Die Bewegungsrichtung wird dabei durch das Signal $\overline{\text{DIRC}}$ bestimmt:

$\overline{\text{DIRC}}$ = H-Pegel (inaktiv): Kopfbewegung von der Diskettenmitte zum Diskettenrand

$\overline{\text{DIRC}}$ = L-Pegel (aktiv): Kopfbewegung vom Diskettenrand zur Diskettenmitte

Die Ausgabe der $\overline{\text{STEP}}$ -Impulse übernimmt der FDC-Baustein bei der Ausführung von Kommandos zum Positionieren des Schreib/Lese-Kopfes.

2.6. Das Steuersignal $\overline{\text{WG}}$ (Schreibtor-Freigabe) zur Freigabe des Schreibverstärkers im Diskettenlaufwerk

Mit dem aktiven Zustand dieses Steuersignals ($\overline{\text{WG}}$ = L-Pegel) wird der Schreibverstärker des ausgewählten Diskettenlaufwerkes freigegeben. Damit werden alle seriellen Informationen, die dem Laufwerk über die Signalleitung $\overline{\text{WDATA}}$ geliefert werden, auf die Diskette geschrieben. Die Erzeugung des Steuersignals $\overline{\text{WG}}$ übernimmt der FDC-Baustein bei der Ausführung von Schreibkommandos. Zum Lesen der Daten von der Diskette muß $\overline{\text{WG}}$ H-Pegel führen.

FDC-Baugruppe

2.7. Das Rückmeldesignal $\overline{\text{INDEX}}$ zur Erkennung des Spuranfangs

Das Rückmeldesignal $\overline{\text{INDEX}}$ zeigt bei aktiviertem Laufwerk den Zustand der Index-Lichtschranke an. Diese ist zur Erkennung des Disketten-Indexloches im Laufwerk eingebaut.

$\overline{\text{INDEX}}$ = H-Pegel: Strahl der Lichtschranke unterbrochen
 INDEX = L-Pegel: Strahl der Lichtschranke nicht unterbrochen

Bei eingelegter Diskette und eingeschaltetem Laufwerksmotor durchläuft das Indexloch während jeder Diskettenumdrehung einmal den Strahl der Lichtschranke. Das Rückmeldesignal $\overline{\text{INDEX}}$ liefert dann folgende Impulsfolge:




Bild 12: Rückmeldesignal $\overline{\text{INDEX}}$ zur Kennung des Spuranfangs

Bei einer Disketten-Drehzahl von 300 U/Min ergibt sich eine Frequenz des Indexsignals von 5 Hz, bzw. eine Periodendauer von 200 ms. Durch die fallende Flanke von $\overline{\text{INDEX}}$ wird auf diese Weise der Anfang einer Diskettenspur festgelegt.

2.8. Das Rückmeldesignal $\overline{\text{TRACK0}}$ zur Erkennung der Spur 0

Das Signal $\overline{\text{TRACK0}}$ = L-Pegel wird von der Laufwerkselektronik erzeugt, wenn sich der Schreib/Lese-Kopf über der äußeren Diskettenspur (Spur 0) befindet.

2.9. Das Rückmeldesignal $\overline{\text{WRPT}}$ zum Erkennen des Schreibschutzes

Durch Überkleben der Schreibschutzkerbe einer 5 1/4 Zoll-Diskette läßt sich diese vor ungewolltem Schreiben schützen. Mit Hilfe einer Lichtschranke oder eines Mikroschalters wird bei eingelegter Diskette der Zustand dieser Schreibschutz-Kerbe erfaßt. Bei geschlossener Kerbe ist der Schreibschutz wirksam. Im Laufwerk wird dann der Schreibverstärker abgeschaltet, so daß ein Schreiben auf die Diskette verhindert wird. Das Rückmeldesignal $\overline{\text{WRPT}}$ zeigt bei aktiviertem Laufwerk durch einen L-Pegel an, daß die eingelegte Diskette schreibgeschützt ist.

FDC-Baugruppe

2.10. Die Signalleitung WDATA zur Übertragung der seriellen Information beim Schreiben

Beim Schreiben auf die Diskette werden die seriellen Informationen über die Signalleitung WDATA von der FDC-Baugruppe zum Diskettenlaufwerk übertragen.

Ist das Laufwerk aktiviert und der Schreibverstärker freigegeben, so wird jeder übertragene Impuls so aufbereitet, daß er durch einen "magnetischen Flußwechsel" auf der Diskette gespeichert werden kann. Die zu übertragenden Impulse werden vom FDC-Baustein bei der Ausführung von Schreibkommandos erzeugt. In dieser Impulsfolge sind sowohl Datenimpulse als auch Synchronisier-Impulse enthalten.

2.11. Die Signalleitung RDATA zur Übertragung der seriellen Information beim Lesen

Durch das Rotieren der Diskette unter dem Schreib/Lese-Kopf werden die gespeicherten "magnetischen Flußwechsel" an dem Kopf vorbeigeführt. Jeder dieser Flußwechsel induziert eine Spannung im Schreib/Lese-Kopf. Aus dieser induzierten Wechselspannung werden durch die Laufwerkselektronik Impulse mit fester Impulsbreite gewonnen und der FDC-Baugruppe über die Signalleitung RDATA zugeführt. Auch in dieser Impulsfolge sind Datenimpulse und Synchronisierimpulse enthalten.




Bild 13: Schreib-/Lesesignale

FDC-Baugruppe

3. Aufgaben der FDC-Baugruppe

Die Baugruppe hat hauptsächlich folgende Aufgaben:

- Steuerung der Laufwerkfunktionen, z.B. Bewegung des Schreib/Lese-Kopfes
- Steuerung des Datenverkehrs zwischen Mikrocomputer und Diskettenlaufwerk
- Zeitliche Synchronisation des Datenverkehrs und der erforderlichen Laufwerksfunktionen

Bild 14 zeigt schematisch die Zusammenschaltung des Mikrocomputers, der FDC-Baugruppe und des Laufwerks:




Bild 14: Zusammenschaltung Mikrocomputer, Floppy-Disk-Controller und Laufwerk

FDC-Baugruppe

Ein großer Teil dieser Funktionen wird durch den integrierten FDC-Baustein FDC 1793 (oder kompatibler Typ) realisiert. Bild 15 zeigt ein Blockschaltbild der FDC-Baugruppe. Die Schaltungsteile "Adreßdekodierung", "Taktgenerator", "Steuer-Port", "Datentrennung" (Datenseparator) und einige Hilfsschaltungen (nicht eingezeichnet) vervollständigen die Gesamtfunktion der FDC-Baugruppe.




Bild 15: Blockschaltbild der FDC-Baugruppe

FDC-Baugruppe

3.1. Aufgabe des Adreßvergleichers und der Bausteinauswahl

Dieser Block dekodiert aus den Adreßsignalen A2 ... A7 die Baugruppenauswahl und innerhalb der Baugruppe die Bausteine.

3.2. Aufgaben des FDC-Bausteins

Der Baustein wandelt beim Schreiben die parallelen Daten eines Mikrocomputers in einen seriellen Informationsstrom um. Er fügt zur Synchronisation zusätzlich Synchronisiersignale in diesen Informationsstrom ein. Beim Lesen wandelt er den seriellen Informationsstrom von der Diskette wieder in parallele Daten um. Über interne Register des FDC-Bausteins kann ihm die CPU Kommandos geben und auch Rückmeldungen vom FDC-Baustein erhalten. Außerdem stellt er Signale zur Verfügung, die zur zeitlichen Steuerung des Datenaustausches zwischen CPU und FDC-Baustein benutzt werden können.

3.3. Aufgaben des Steuerports


Das Steuerport der Baugruppe dient zur Auswahl zwischen zwei angeschlossenen Laufwerken. Weiter dient es zur Auswahl der Diskettenseite bei Verwendung entsprechender Laufwerke, zur Antriebsmotor-Ein/Ausschaltung und zur Auswahl zwischen zwei Aufzeichnungsarten.

3.4. Aufgaben des Datenseparators

Der Datenseparator erzeugt Signale, mit deren Hilfe der FDC-Baustein eine Trennung zwischen den auf der Diskette gespeicherten Daten und Synchronisierimpulsen vornehmen kann.

FDC-Baugruppe

4. Stromlaufplan der FDC-Baugruppe



	IC1	IC2	IC3	IC4	IC5,13	IC6,10	IC7	IC8	IC9	IC11	IC12	IC14	IC15,16
	74LS00	74LS05	74LS138	74LS245	74LS04	74LS74	74LS32	1793	9216	74LS123	74LS175	74LS14	7406
+12V								40					
+5V	14	16	16	20	14	14	14	21	8	16	16	14	14
0V	7	8	8	10	7	7	7	20	4	8	8	7	7

Bild 16: Stromlaufplan der FDC-Baugruppe

FDC-Baugruppe

4.1. Schaltungsbeschreibung des Adreßvergleichers

Der Mikroprozessor steuert die FDC-Baugruppe wie jede andere Ein- und Ausgabeeinheit an. Da bei einem Mikrocomputer-System nur jeweils eine einzige Einheit aktiviert sein darf, müssen alle im System vorhandenen Ein- und Ausgabeeinheiten unterschiedliche Baugruppennummern besitzen. Aus diesem Grund ist die Baugruppennummer mit Hilfe von Schaltern einstellbar. Ein Adreßvergleicher übernimmt die Aufgabe, die Baugruppe nur dann zu aktivieren, wenn der Prozessor diejenige Adresse aussendet, die der eingestellten Baugruppennummer entspricht. Bild 17 zeigt die Schaltung des Adreßvergleichers.




Bild 17: Schaltung des Adreßvergleichers

Die Baugruppe ist ausgewählt, wenn der Ausgang des 4-Bit-Vergleichers IC2 H-Pegel führt. Ein solches Freigabesignal kommt nur zustande, wenn

- die Bitkombination auf den Adreßleitungen A4 ... A7 gleich der Bitkombination ist, die mit den Schaltern SA4 ... SA7 eingestellt ist und außerdem
- das Steuersignal $\overline{\text{IOR}}$ oder das Steuersignal $\overline{\text{IOW}}$ aktiv ist (L-Pegel). Der IN-Eingang des IC2 erhält dann über IC1.1 H-Pegel. Dies ist bei allen Ein/Ausgabeoperationen der CPU der Fall.

FDC-Baugruppe

Der Prozessor gibt beim Ansprechen einer Ein- oder Ausgabebaugruppe stets eine vollständige 8-Bit-Adresse an den Adreßleitungen A0 bis A7 aus. Bei dem hier vorgenommenen Adreßvergleich werden jedoch die Adreßleitungen A0 bis A3 nicht berücksichtigt. Aus diesem Grund steht nicht der volle Adreßbereich von 00H bis FFH mit 256 Adressen zur Verfügung. Mit den Schaltern SA4 bis SA7 lassen sich lediglich 16 verschiedene Signalzustände (Baugruppennummern) einstellen. Da diese Schalter den vier höherwertigen Adreßbits A4 bis A7 zugeordnet sind, kann die Baugruppennummer nur die Werte von 0XH bis FXH annehmen. Das "X" steht hier für die vier niederwertigen Adreßbits A0 bis A3, die beim Adreßvergleich nicht berücksichtigt werden. Die Tabelle in Bild 18 zeigt die Bildung der möglichen Baugruppennummern.

A7 (SA7)	A6 (SA6)	A5 (SA5)	A4 (SA4)	A3 - unberücksichtigt -	A2	A1	A0	HEX- Adresse
0	0	0	0	—	—	—	—	0 X
0	0	0	1	—	—	—	—	1 X
0	0	1	0	—	—	—	—	2 X
1	1	1	0	—	—	—	—	E X
1	1	1	1	—	—	—	—	F X

Bild 18: Bildung der Baugruppennummer der FDC-Baugruppe

Im fachpraktischen Teil dieser Übung werden die Schalter SA4 bis SA7 bei der Inbetriebnahme der Baugruppe folgendermaßen eingestellt:

SA7 (A7)	SA6 (A6)	SA5 (A5)	SA4 (A4)	HEX-Adresse
OFF	OFF	ON	ON	CX
1	1	0	0	

Bild 19: Einstellung der Schalter SA4 bis SA7

FDC-Baugruppe

Hierdurch ergibt sich die Baugruppennummer "CX". Die Baugruppe läßt sich mit Hilfe der Befehle "IN 0CX" bzw. "OUT 0CX" von der CPU ansprechen. Im weiteren Text wird von dieser Baugruppennummer ausgegangen. Grundsätzlich kann jede der 16 möglichen Baugruppennummern verwendet werden. Es ist aber darauf zu achten, daß alle Ein- oder Ausgabe-Baugruppen eines Mikrocomputer-Systems unterschiedliche Adressen besitzen müssen, da es andernfalls zu Schäden am Gerät kommen kann.

Wenn die Baugruppen-Nummer "CX" eingestellt ist, kann die FDC-Baugruppe über die Adressen C0 ... CF angesprochen werden. Dieser Bereich wird mit Hilfe eines 1 aus 8-Dekoders (IC3, 74LS138) in vier Adreßblöcke aufgeteilt.




Bild 20: 1 aus 8-Dekoder zur Bausteinauswahl

Ein solcher Dekoder wird im allgemeinen verwendet, um in Abhängigkeit von 3 Eingangssignalen (A,B,C) jeweils nur einen Ausgang ($\overline{Y0} \dots \overline{Y7}$) auszuwählen und auf L-Pegel zu schalten. Mit Hilfe der Eingänge G1, $\overline{G2A}$ und $\overline{G2B}$ läßt sich der Dekoder aktivieren oder in den nicht aktiven Zustand versetzen (alle Ausgänge auf H-Pegel).

G1	$\overline{G2A}$	$\overline{G2B}$	C	B	A	$\overline{Y0}$	$\overline{Y1}$	$\overline{Y2}$	$\overline{Y3}$	$\overline{Y4}$	$\overline{Y5}$	$\overline{Y6}$	$\overline{Y7}$
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	1	1	1	0	1	1	1
1	0	0	1	0	1	1	1	1	1	1	0	1	1
1	0	0	1	1	0	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0
sonstige Pegel			X	X	X	1	1	1	1	1	1	1	1

Bild 21: Funktionstabelle des 1 aus 8-Dekoders

FDC-Baugruppe

Da der Eingang C, sowie $\overline{G2A}$ und $\overline{G2B}$ auf der FDC-Baugruppe fest auf L-Pegel gelegt sind, läßt sich die Funktionstabelle wie folgt reduzieren:

Baugruppenfreigabe A3 A2 } Belegung der Dekoder-Anschlüsse auf der FDC-Baugruppe

G1	B	A	$\overline{Y0}$	$\overline{Y1}$	$\overline{Y2}$	$\overline{Y3}$
1	0	0	0	1	1	1
1	0	1	1	0	1	1
1	1	0	1	1	0	1
1	1	1	1	1	1	0
0	X	X	1	1	1	1

} Baugruppe aktiviert
 } Baugruppe nicht aktiviert

Bild 22: Reduzierte Funktionstabelle

Der ausgewählte Adreßbereich C0H bis CFH wird damit in vier Adreßblöcke aufgeteilt:

A7	A6	A5	A4	A3	A2	A1	A0	akt. Ausgang	ausgew. Baustein	HEX-Adresse
1	1	0	0	0	0	X	X	$\overline{Y0}$	FDC-Baustein	C0 ... C3
1	1	0	0	0	1	X	X	$\overline{Y1}$	Steuerport	C4 ... C7
1	1	0	0	1	0	X	X	$\overline{Y2}$	Warte-Flipflop	C8 ... CB
1	1	0	0	1	1	X	X	$\overline{Y3}$	nicht verwendet	---
Baugruppenauswahl				Baustein-auswahl		*)				

*) Die Adreßleitungen A0 und A1 werden dazu benutzt, die internen Register des FDC-Bausteins auszuwählen. Daher sind sie nur von Bedeutung, wenn der FDC-Baustein angewählt wird.


Bild 23: Aufteilung des Adreßbereichs der FDC-Baugruppe in Adreßblöcke

FDC-Baugruppe

4.2. Schaltungsbeschreibung des Datenbustreibers

Bild 24 zeigt einen Ausschnitt aus der Innenschaltung des Datenbustreibers, seine äußere Beschaltung und die zugehörige Funktionstabelle.

Die internen Treiber werden durch die Pegel an ihren Steuer-eingängen in Durchlaßrichtung oder hochohmig geschaltet: L-Pegel schaltet sie in den hochohmigen, H-Pegel in den leitenden Zustand. Erzeugt werden diese Pegel von den beiden UND-Gattern im Datenbustreiber, die ihrerseits die Signale des Datenrichtungs-Eingangs DIR und des Freigabe-Eingangs \overline{EN} miteinander verknüpfen. Der DIR-Eingang ist direkt mit dem Steuersignal \overline{IOR} verbunden, der \overline{EN} -Eingang mit dem invertierten Signal der Baugruppen-Auswahl-Leitung. Wird die Baugruppe nicht angesprochen, so erhält der \overline{EN} -Eingang H-Pegel und alle Treiber sind hochohmig. Bei der Auswahl der Baugruppe (L-Pegel am \overline{EN} -Eingang) wird die Datenflußrichtung vom Pegel des \overline{IOR} -Signals bestimmt. Liegt es auf L-Pegel, können Daten vom internen Bus der Baugruppe zum System-Bus gelangen, andernfalls vom System-Bus zum internen Baugruppen-Bus.



Funktionstabelle 74LS245

\overline{EN}	\overline{DIR} (\overline{IOR})	Funktion	Wirkung auf die Baugruppe
L	L	Daten von B → A	Lesen
L	H	Daten von A → B	Einschreiben
H	L	Ausgänge hochohmig	Baugruppe nicht angewählt
H	H	Ausgänge hochohmig	Baugruppe nicht angewählt

Bild 24: Innenschaltung (Ausschnitt) und Funktionstabelle des Datenbus-Treibers

FDC-Baugruppe

4.3. Schaltungsbeschreibung des Steuer-Ports

Über den Steuer-Port, der durch IC12 (74LS175) mit vier D-Flip-Flops realisiert ist, werden folgende Funktionen gesteuert:

- Laufwerksauswahl (bis zu zwei Laufwerke sind anschließbar)
- Seitenauswahl bei Laufwerken, die zweiseitigen Betrieb ermöglichen
- Auswahl des Aufzeichnungsverfahrens

Die Steuerung dieser Funktionen erfolgt über die Ausgangspegel der einzelnen D-Flip-Flops.




Bild 25: Steuer-Port

FDC-Baugruppe

Die Ausgangspegel der einzelnen D-Flip-Flops können durch eine Ausgabeoperation (OUT-Befehl) der CPU festgelegt werden:




Bild 26: Erzeugung eines Taktimpulses am Steuerport

- ① Während einer Ausgabe-Operation "OUT 0C4" wird über die Baugruppen- und Bausteinauswahl (IC2 und IC3)
- ② der Ausgang $\overline{Y1}$ des 1 aus 8-Dekoders auf L-Pegel geschaltet. Dieses Signal wird mit Hilfe des ODER-Gatters IC7.4 mit dem Steuersignal \overline{IOW} verknüpft,
- ③ das während der Ausführung des OUT-Befehls ebenfalls L-Pegel führt.
- ④ Somit entsteht am Takt-Eingang C1 von IC12 ein negativer Impuls.
- ⑤ Mit der steigenden Flanke des Taktimpulses werden die logischen Pegel der vier Datenbits D0 bis D3 in die D-Flip-Flops übernommen und gespeichert.

FDC-Baugruppe

An den Ausgängen stehen damit statische Signale zur Verfügung, die bei einer Ausgabe-Operation "OUT 0C4" durch die vier niederwertigsten Datenbits D0 bis D3 des Akkumulator-Inhaltes bestimmt werden:

				Disketten- Seite	Aufzeich- nungsver- fahren	Laufwerk	
						B	A
D7	D6	D5	D4	D3	D2	D1	D0
X	X	X	X	SIDE SEL	$\overline{\text{DDENS}}$	SEL 1	SEL 0

X \triangleq unberücksichtigt

Mit diesen Signalen lassen sich folgende Steuerungsfunktionen ausführen:

- Auswahl des Laufwerks mittels SEL0 und SEL1 (SELECT, Auswahl):

SEL0 = "0": Laufwerk A nicht aktiviert SEL0 = "1": Laufwerk A aktiviert
SEL1 = "0": Laufwerk B nicht aktiviert SEL1 = "1": Laufwerk B aktiviert

Es darf immer nur ein Laufwerk aktiviert sein!

- Auswahl des Aufzeichnungsverfahrens:

$\overline{\text{DDENS}}$ = "0": Double Density (MFM) $\overline{\text{DDENS}}$ = "1": Single Density (FM)

- Auswahl der Diskettenseite:

SIDE SEL = "0": Diskettenseite 0 SIDE SEL = "1": Diskettenseite 1
--

FDC-Baugruppe

Soll z.B. die Seite 1 des Laufwerks B in der Betriebsart "Double Density" ausgewählt werden, so muß das auszugebende Steuerwort lauten:

	D7	D6	D5	D4	D3	D2	D1	D0
binär:	X	X	X	X	1	0	1	0
hexadezimal:	X				A			

Die drei Steuersignale SEL0, SEL1 und SIDE SEL werden mit Hilfe der nachfolgenden Inverter IC16.2, IC16.3 und IC16.4 invertiert und den Laufwerken zugeführt (siehe Stromlaufplan, Bild 16).

4.4. Automatische Motor-Ein/Ausschaltung

Um die Laufwerkmotoren, die Schreib/Lese-Köpfe und die Disketten zu schonen, sollten die Laufwerkmotoren der angeschlossenen Laufwerke abgeschaltet werden, wenn kein Schreib- oder Lesezugriff auf die Disketten erfolgt. Zum Ein- und Ausschalten der Laufwerkmotoren dient das Laufwerk-Steuersignal MOT ON. Wird dieses Signal auf L-Pegel geschaltet, so werden die Laufwerkmotoren gestartet und erreichen nach maximal einer Sekunde ihre Solldrehzahl von 300 Umdrehungen pro Minute. Mit $\overline{\text{MOT ON}}$ = H-Pegel lassen sich die Laufwerkmotoren wieder abschalten.

Das Laufwerk-Steuersignal $\overline{\text{MOT ON}}$ wird mit Hilfe der nachtriggerebaren monostabilen Kippstufe IC11.1 und dem nachfolgenden Inverter IC16.1 erzeugt:




Bild 27: Erzeugung des Laufwerk-Steuersignales $\overline{\text{MOT ON}}$

FDC-Baugruppe

Da der Eingang A auf der FDC-Baugruppe fest auf L-Pegel gelegt ist, läßt sich die monostabile Kippstufe mit einer ansteigenden Signalfanke am Eingang B anstoßen. Mit jeder Ausgabe eines Steuerwortes zum Steuer-Port IC12 (vergl. Bild 26) entsteht ein negativer Impuls am Takteingang des Steuer-Ports. Mit der ansteigenden Flanke dieses Impulses wird die monostabile Kippstufe angestoßen. Dadurch wird der Ausgang Q für eine bestimmte Zeit auf H-Pegel geschaltet. Diese Zeit wird durch die RC-Kombination R8/C6 bestimmt und läßt sich nach Herstellerangaben wie folgt berechnen:

$$t_H \approx 0,45 \cdot R \cdot C$$

$$t_H \approx 0,45 \cdot 150 \text{ k}\Omega \cdot 47 \mu\text{F}$$

$$t_H \approx 3 \text{ sec}$$

(t_H = Zeit, für die der Pegel des Ausganges Q auf H-Pegel geschaltet wird)

Die monostabile Kippstufe läßt sich nachtriggern, indem sie vor dem Ablauf der Zeit erneut angestoßen wird. Dadurch bleibt der vorhandene Zustand (Q = H-Pegel) erhalten, bis die Zeit nochmals abgelaufen ist.

Da vor jedem Disketten-Schreib- bzw. Lesezugriff normalerweise ein Steuerwort zum Steuer-Port ausgegeben wird, werden damit automatisch die Laufwerkmotoren gestartet. Sie laufen anschließend für mindestens 3 Sekunden. Sollen die Motoren für längere Zeit in Betrieb bleiben, so muß die monostabile Kippstufe spätestens alle 3 Sekunden durch die erneute Ausgabe eines Steuerwortes nachgetriggert werden. 3 Sekunden nach der letzten Ausgabe eines Steuerwortes wird das Signal $\overline{\text{MOT ON}}$ automatisch auf H-Pegel geschaltet und damit ein Dauerbetrieb der Laufwerkmotoren vermieden.

Mit Hilfe des Signals $\overline{\text{RESET}}$ = L-Pegel läßt sich die monostabile Kippstufe zurücksetzen (Q = L-Pegel). Wird $\overline{\text{RESET}}$ wieder auf H-Pegel geschaltet, so liegt an den Eingängen A und B der monostabilen Kippstufe die Signalkombination A = L-Pegel und B = H-Pegel an. Dadurch wird auch in diesem Fall die Kippstufe angestoßen und die Laufwerkmotoren gestartet.

FDC-Baugruppe

4.5. Schaltungsbeschreibung des FDC-Bausteins

4.5.1. Die Register des FDC-Bausteins

Um Informationen zwischen der CPU und dem FDC-Baustein übertragen zu können, stehen fünf Register des FDC-Bausteins zur Verfügung. Ein Zugriff der CPU auf die Register ist mit Hilfe von Ein/Ausgaboperationen (IN/OUT-Befehle) möglich.

- Das KOMMANDO-REGISTER dient der Übertragung eines Kommandowortes an den FDC-Baustein. Durch diese Kommandos wird der FDC-Baustein zur Ausführung bestimmter Aktionen veranlaßt. Der Inhalt des Kommando-Registers kann von der CPU geändert, nicht aber gelesen werden.
- Der Inhalt des STATUS-REGISTERS gibt der CPU Auskunft über den Zustand des ausgewählten Diskettenlaufwerkes und den Zustand des FDC-Bausteins. So kann die CPU beispielsweise durch das Auslesen des Statuswortes aus dem Status-Register erfahren, ob der FDC-Baustein gerade mit der Ausführung eines Kommandos beschäftigt ist, ob während eines Schreib- oder Lesezugriffs auf die Diskette ein neues Datenbyte zwischen CPU und FDC-Baustein übertragen werden muß oder ob das ausgewählte Laufwerk betriebsbereit ist. Weiterhin werden durch das Status-Register Meldungen über Fehler bereitgestellt, die bei der Ausführung von Kommandos durch den FDC-Baustein aufgetreten sind. Der Inhalt dieses Registers kann von der CPU gelesen, jedoch nicht verändert werden.
- Das SPUR-REGISTER (Track-Register) gibt Auskunft, über welcher Spur sich der Schreib/Lese-Kopf befindet. Die CPU kann aus diesem Register die aktuelle Spurnummer lesen oder in dieses Register eine neue Spurnummer laden. Ein Laden dieses Registers mit einer neuen Spurnummer hat keine Kopfbewegung zur Folge!
- In das SEKTOR-REGISTER ist von der CPU vor Beginn eines Lese- oder Schreibvorgangs die Nummer des gewünschten Sektors zu schreiben. Der Inhalt dieses Registers kann von der CPU sowohl gelesen als auch verändert werden.

FDC-Baugruppe

- Das DATEN-REGISTER dient während der Übertragung der Daten zwischen CPU und FDC-Baugruppe als 8-Bit-Zwischenspeicher für ein Datenbyte:

Bei einem Disketten-Schreibzugriff schreibt die CPU ein Datenbyte in das Daten-Register. Von dort gelangt dieses Byte in das Datenschieberegister des FDC-Bausteins. Dieses hat die Aufgabe, das vorliegende parallele Datenbyte in eine serielle Impulsfolge aus Daten- und Synchronisier-Impulsen für die Aufzeichnung auf der Diskette umzuformen.

Bei einem Disketten-Lesezugriff gelangen die seriell eintreffenden Daten- und Synchronisier-Impulse vom Laufwerk in den FDC-Baustein. Dort werden die Datenbits von den Synchronisierbits getrennt. Die Datenbits werden in das Datenschieberegister geschoben. Sobald ein vollständiges Datenbyte verfügbar ist, wird dieses in das Daten-Register übertragen. Das gewonnene Datenbyte muß von der CPU rechtzeitig aus dem Daten-Register ausgelesen werden, da das Register bald für die Übernahme des nächsten Datenbytes benötigt wird.

4.5.2. Auswahl der FDC-Register

Bei jeder Ein/Ausgabe-Operation gibt die CPU eine 8-Bit-Adresse aus. Die einzelnen Pegel der Adreßleitungen A0 bis A7 werden von der FDC-Baugruppe wie folgt ausgewertet:

Adreßleitung	ausgewertet zur
A7 A6 A5 A4	Baugruppenauswahl
A3 A2	Baustein- auswahl
A1 A0	FDC-Register- auswahl

FDC-Baugruppe

Die Adreßleitungen A0 und A1 sind mit den FDC-Baustein-Anschlüssen gleichen Namens verbunden. Da eine Auswahl zwischen fünf FDC-Registern getroffen werden muß, die Pegel auf den Leitungen A0 und A1 aber nur vier verschiedene Kombinationen annehmen können, wird noch ein weiteres Unterscheidungs-Merkmal benötigt. Aus der Sicht der CPU ist das Kommando-Register ein "Nur-Schreib-Register" und das Status-Register ein "Nur-Lese-Register". Hier ist eine Unterscheidung mittels der Steuersignale \overline{IOW} und \overline{IOR} möglich. Damit ist ein weiteres Unterscheidungs-Merkmal gegeben. Das Steuersignal \overline{IOW} ist auf der FDC-Baugruppe an den FDC-Baustein-Anschluß \overline{WE} (WRITE ENABLE, Schreib-Freigabe), das Steuersignal \overline{IOR} ist an den Anschluß \overline{RE} (READ ENABLE, Lese-Freigabe) angeschlossen.




Bild 28: Anschluß des FDC-Bausteins 1793 zur Registerauswahl

FDC-Baugruppe

Der folgenden Tabelle können die Pegelkombinationen auf den Leitungen \overline{CS} , $A0$, $A1$, \overline{WE} und \overline{RE} sowie die dadurch ausgewählten Register entnommen werden:

\overline{CS}	\overline{WE}	\overline{RE}	A1	A0	Register	Datenrichtung
0	0	1	0	0	Kommando-Register	Schreiben
0	0	1	0	1	Spur-Register	
0	0	1	1	0	Sektor-Register	
0	0	1	1	1	Daten-Register	
0	1	0	0	0	Status-Register	Lesen
0	1	0	0	1	Spur-Register	
0	1	0	1	0	Sektor-Register	
0	1	0	1	1	Daten-Register	

Mit Hilfe von Ein/Ausgabe-Operationen kann die CPU Informationen in die FDC-Register schreiben oder Registerinhalte lesen:

OUT 0C0	Schreiben in das Kommando-Register
OUT 0C1	Schreiben in das Spur-Register
OUT 0C2	Schreiben in das Sektor-Register
OUT 0C3	Schreiben in das Daten-Register
IN 0C0	Lesen aus dem Status-Register
IN 0C1	Lesen aus dem Spur-Register
IN 0C2	Lesen aus dem Sektor-Register
IN 0C3	Lesen aus dem Daten-Register

FDC-Baugruppe

4.5.3. Synchronisation der Datenübertragung

4.5.3.1. Die Signale DRQ und \overline{IOW}

Zur Synchronisation der Datenübertragung zwischen FDC-Baustein und CPU besitzt der FDC-Baustein zwei Anschlüsse:

Immer dann, wenn der FDC-Baustein bei einem Schreibvorgang auf eine Diskette neue Datenbytes von der CPU benötigt, setzt er den Ausgang DRQ (DATA REQUEST, Daten-Anforderung) auf H-Pegel. Die CPU reagiert darauf, indem sie ein neues Datenbyte in das Datenregister des FDC-Bausteins schreibt. Durch diesen Schreibvorgang wird das DRQ-Signal wieder zurück auf L-Pegel geschaltet.




Bild 29: Synchronisation der Datenübertragung zwischen der CPU und dem FDC-Baustein beim Schreiben auf eine Diskette

- ① Der FDC-Baustein legt den Ausgang DRQ auf H-Pegel und fordert so die CPU auf, neue Daten in das Datenregister zu schreiben.
- ② Die CPU reagiert, indem sie die Adresse des Datenregisters auf den Adreßbus schaltet,
- ③ die Daten auf den Datenbus legt und das Steuersignal \overline{IOW} aktiviert (L-Pegel).
- ④ Aufgrund der Datenübertragung in das Datenregister schaltet der FDC-Baustein das DRQ-Signal zurück auf L-Pegel.
- ⑤ Mit der ansteigenden Flanke des \overline{IOW} -Signals übernimmt der FDC-Baustein die Daten.

FDC-Baugruppe

Wenn bei einem Lesevorgang von einer Diskette ein neues Datenbyte im Datenregister des FDC-Bausteins bereitsteht, setzt der FDC-Baustein den Ausgang DRQ ebenfalls auf H-Pegel. Dieses Signal zeigt der CPU, daß sie ein Datenbyte aus dem Datenregister auslesen kann. Das Signal DRQ wird durch das Auslesen des Datenbytes wieder auf L-Pegel zurückgesetzt.




Bild 30: Synchronisation der Datenübertragung zwischen dem FDC-Baustein und der CPU beim Lesen von einer Diskette

- ① Der FDC-Baustein schaltet den DRQ-Ausgang auf H-Pegel. Er teilt der CPU dadurch mit, das ein Datenbyte aus dem Datenregister ausgelesen werden muß.
- ② Die CPU reagiert, indem sie die Adresse des Datenregisters auf den Adreßbus schaltet und
- ③ das Steuersignal \overline{IOR} aktiviert (L-Pegel).
- ④ Der FDC-Baustein legt daraufhin die Daten aus dem Datenregister auf den Datenbus und
- ⑤ schaltet das DRQ-Signal zurück auf L-Pegel.
- ⑥ Mit der ansteigenden Flanke des \overline{IOR} -Signals übernimmt die CPU die Daten vom Datenbus.

FDC-Baugruppe




Bild 31a: Abschalten des INTRQ-Signals durch die Übergabe eines neuen Kommandos




Bild 31b: Abschalten des INTRQ-Signals durch das Auslesen des FDC-Statuswortes

FDC-Baugruppe

Hat der FDC-Baustein ein Kommando vollständig abgearbeitet, schaltet er den Ausgang INTRQ (INTERRUPT REQUEST, Interrupt-Anforderung) auf H-Pegel (Bild 31, Nummer 1). Dieses Signal wird normalerweise dazu verwendet, um bei der CPU einen Interrupt anzufordern. Die CPU kann dann auf die Beendigung der Kommando-Ausführung reagieren. Welcher Interrupt durch das INTRQ-Signal angefordert wird, kann auf der FDC-Baugruppe durch die Steckbrücken J2, J3 und J4 festgelegt werden. Es darf immer nur eine dieser Brücken geschlossen sein.

Interrupt	Brücke
RST 5.5	J2
RST 6.5	J3
RST 7.5	J4

Wenn die CPU dem FDC-Baustein ein neues Kommando übergibt (Bild 31, Nummer 2), oder wenn sie den Inhalt des FDC-Statusregisters ausliest (Bild 31, Nummer 3), wird das INTRQ-Signal wieder zurück auf L-Pegel geschaltet (Bild 31, Nummer 4).

Der FDC-Baustein stellt die Signale "Anforderung eines neuen Datenbytes" und "Kommando vollständig ausgeführt" auch durch einzelne Bits im Statusregister zur Verfügung. Daher kann eine Synchronisation der Datenübertragung normalerweise auch durch Lesen und Auswerten des FDC-Statuswortes erfolgen. Bei dem vom BFZ-MINI-DOS verwendeten Aufzeichnungsverfahren bleibt zwischen der Übertragung der einzelnen Datenbytes jedoch nicht genügend Zeit zum Lesen und Auswerten des Statuswortes. Daher nutzt das BFZ-MINI-DOS die Signale DRQ und INTRQ zur Synchronisation.

FDC-Baugruppe

4.5.3.2. Das Warte-Flip-Flop

Bei der Verwendung des BFZ-MINI-DOS wird die Synchronisation der Datenübertragung über den CPU-Anschluß READY bewirkt. Die CPU fragt den Pegel an diesem Anschluß jeweils im zweiten Takt eines Maschinen-Zyklus ab. Ein L-Pegel hält die CPU an. Erst wenn der Pegel am READY-Anschluß wieder nach "H" wechselt, beendet die CPU den Maschinen-Zyklus.

Das READY-Signal wird auf der FDC-Baugruppe mit IC6 (74LS74) erzeugt. Bei diesem IC handelt es sich um ein D-Flip-Flop mit dynamischem Takteingang und statischen Setz- und Rücksetzeingängen. Mit der ansteigenden Flanke des Impulses am Takteingang C1 wird der Ausgang \bar{Q} auf L-Pegel geschaltet, da der 1D-Eingang auf der FDC-Baugruppe fest auf H-Pegel liegt. Der Ausgang Q ist über eine Diode mit dem READY-Anschluß der CPU verbunden.




Bild 32: Erzeugung und Aufhebung des Wartesignals

Das Anhalten der CPU erfolgt per Programm durch einen "OUT 0C8"-Befehl. Dabei ist der Akkumulatorinhalt ohne Bedeutung. Das L-Signal, das der Adreßvergleicher bei der Ausführung dieses Befehls am $\bar{Y}2$ -Ausgang abgibt, wird durch das ODER-Gatter IC7.1 mit dem \bar{IOW} -Signal verknüpft und dem Takteingang des Flip-Flops zugeführt. Geht das \bar{IOW} -Signal zurück auf H-Pegel, so entsteht am Takteingang ebenfalls eine ansteigende Flanke. Durch diese Flanke wird das Flip-Flop gesetzt. READY geht auf L-Pegel und die CPU wird angehalten.

FDC-Baugruppe

Fordert der FDC-Baustein die CPU auf, ein Datenbyte in das Datenregister zu schreiben bzw. aus dem Datenregister zu lesen, setzt er das DRQ-Signal auf H-Pegel. Dieses Signal wird dem Rücksetzeingang des Flip-Flops über die ODER-Gatter IC7.3 und IC7.2, sowie über den Inverter IC5.3 zugeführt. Es setzt das Flip-Flop zurück und schaltet so die READY-Leitung wieder auf H-Pegel. Die CPU wird dadurch wieder freigegeben.

Sie kann nun das Datenregister des FDC-Bausteins ansprechen (Byte lesen bzw. schreiben). Anschließend hält sie sich durch die Ausführung eines weiteren "OUT 0C8"-Befehls erneut an, bis der FDC-Baustein sie durch das Signal DRQ wieder zur Datenübertragung auffordert.




Bild 33: Setzen und Rücksetzen des Warte-Flip-Flops

- ① Die CPU setzt das Warte-Flip-Flop.
- ② Da die READY-Leitung am \bar{Q} -Ausgang des Flip-Flops liegt, geht READY auf L-Pegel und die CPU wird angehalten.
- ③ Der FDC-Baustein fordert die CPU zur Datenübertragung auf und legt deshalb den Anschluß DRQ auf H-Pegel.
- ④ Das Warte-Flip-Flop wird durch das DRQ-Signal zurückgesetzt. READY geht wieder auf H-Pegel. Die CPU ist dadurch freigegeben.
- ⑤ Der FDC-Baustein schaltet das DRQ-Signal zurück auf L-Pegel, wenn die CPU das Datenregister des FDC-Bausteins anspricht.

FDC-Baugruppe

Da das Anhalten der CPU nur per Programm erfolgen kann, muß der Programmierer entsprechende "OUT 0C8"-Befehle im Programm vorsehen. Diesen Befehlen müssen Programm-Anweisungen zur Datenübertragung folgen, da die CPU nur dann freigegeben wird, wenn der FDC-Baustein sie zur Übertragung von Daten auffordert. Beispiele für solche Programme finden Sie in den Kapiteln 5.1.2.1. und 5.1.2.2.

Die CPU muß ebenfalls freigegeben werden, wenn die Datenübertragung abgeschlossen ist. Diese Freigabe erfolgt über das INTRQ-Signal, das der FDC-Baustein immer dann ausgibt, wenn er ein Kommando vollständig abgearbeitet hat. Es wird dem Rücksetzeingang des Flip-Flops über die Gatter IC7.3, IC7.2 und IC5.3 zugeführt.

Der READY-Anschluß zum Anhalten der CPU wird derzeit von der Bus-Signalanzeige und von der FDC-Baugruppe benutzt. Werden beide Baugruppen innerhalb eines Systems benutzt, so kann es auf der READY-Leitung des System-Busses zu einem Kurzschluß kommen. Um dies zu vermeiden, müssen die READY-Signale der beiden Baugruppen folgendermaßen verknüpft werden:




Bild 34: Verknüpfung der READY-Signale

Liegen die READY-Ausgänge der beiden Baugruppen auf H-Pegel, so liegt auch der READY-Eingang der CPU über den "pull up"-Widerstand auf H-Pegel. Wird z.B. der READY-Ausgang der FDC-Baugruppe auf L-Pegel geschaltet, so wird die Diode D1 in Durchlaßrichtung betrieben. Der READY-Eingang der CPU geht auf L-Pegel und die CPU wird angehalten. Bleibt der READY-Ausgang der Bus-Signalanzeige auf H-Pegel, so sperrt die Diode Dx. Es kann nicht zu einem Kurzschluß kommen. Die Diode Dx ist nicht auf der Bus-Signalanzeige-Baugruppe (BFZ/MFA 5.2.) vorhanden. Sie muß nachgerüstet werden, wenn die Bus-Signalanzeige zusammen mit der FDC-Baugruppe betrieben werden soll. Beachten Sie dazu bitte den folgenden Änderungshinweis.

FDC-Baugruppe

ÄNDERUNGSHINWEIS

für die Bus-Signalanzeige (BFZ/MFA 5.2.)

Auf der Bus-Signalanzeige muß zusätzlich eine Germanium-Diode (z.B. AA 117) eingesetzt werden, um Kurzschlüsse bei gleichzeitiger Verwendung von Bus-Signalanzeige und FDC-Baugruppe zu vermeiden!




Bild 35: Änderung des Bus-Signalgebers

FDC-Baugruppe

4.5.4. Die Anschlüsse des FDC-Bausteins zur Laufwerks-Steuerung und zur Informations-Übertragung von und zu den Disketten-Laufwerken

Zur Steuerung der Laufwerke und zur Übertragung der Informationen von und zu den Laufwerken besitzt der FDC-Baustein mehrere Anschlüsse. Die Bezeichnungen der FDC-Anschlüsse wurden vom Bausteinhersteller festgelegt, die des Laufwerk-Steckers vom Laufwerkhersteller. Daher kommt es bei drei Signalen zu einer unterschiedlichen Bezeichnung:

Stecker-Anschlußbezeichnung	FDC-Anschlußbezeichnung
$\overline{\text{INDEX}}$	$\overline{\text{IP}}$ (INDEX PULSE, Index-Impuls)
$\overline{\text{TRACK0}}$	$\overline{\text{TR0}}$ (TRACK 0, Spur 0)
$\overline{\text{WDATA}}$	$\overline{\text{WD}}$ (WRITE DATA, Schreib-Daten)

Die Anschlüsse $\overline{\text{WG}}$, $\overline{\text{INDEX}}$, $\overline{\text{TRACK0}}$, $\overline{\text{WRPT}}$ und $\overline{\text{WDATA}}$ des Laufwerk-Steckers wurden bereits in den Kapiteln 2.6. bis 2.10. beschrieben. Deshalb soll hier nicht näher auf sie eingegangen werden.

Der Anschluß $\overline{\text{RAW READ}}$:

Wird von einer Diskette gelesen, so gelangen die Informations-Impulse (Daten- und Synchronisier-Impulse) nicht direkt zum FDC-Baustein, sondern erst zum Datenseparator. Dieser bereitet die Impulse auf und gibt sie über den Anschluß $\overline{\text{RAW READ}}$ (Roh-Lese-Daten) an den FDC-Baustein weiter (siehe auch Kapitel 4.7.).

Der Anschluß $\overline{\text{RCLK}}$:

Zusätzlich erzeugt der Datenseparator ein Signal, mit dessen Hilfe es dem FDC-Baustein möglich ist, die Daten-Impulse von den Synchronisier-Impulsen zu trennen. Dieses Signal wird dem FDC-Baustein über den Anschluß $\overline{\text{RCLK}}$ (READ CLOCK, Lese-Takt) zugeführt (siehe auch Kapitel 4.7.).

FDC-Baugruppe

Der Anschluß LWREADY:

Ein Zugriff auf eine Diskette kann erst erfolgen, wenn das Laufwerk bereit ist. Das bedeutet: die Diskette muß richtig eingelegt sein und der Motor muß seine Solldrehzahl erreicht haben. Die Bereitschaft des Laufwerks wird dem FDC-Baustein über den LWREADY-Anschluß signalisiert:

LWREADY = L-Pegel: Laufwerk nicht bereit
 LWREADY = H-Pegel: Laufwerk bereit

4.6. Die Erzeugung des LWREADY-Signals

Das LWREADY-Signal, das dem FDC-Baustein die Bereitschaft des Laufwerks anzeigt, wird nicht vom Laufwerk selbst bereitgestellt. Es muß aus dem INDEX-Signal des Laufwerks erzeugt werden. Ist eine Diskette in das Diskettenlaufwerk eingelegt und dreht sich der Motor mit seiner Solldrehzahl von 300 Umdrehungen pro Minute, so steht am INDEX-Anschluß alle 200 ms ein kurzer L-Impuls zur Verfügung. Dieser Impuls wird erzeugt, wenn das Index-Loch der Diskette den Strahl der Index-Lichtschranke durchläuft.




Bild 36: Rückmeldesignal INDEX zur Kennung des Spuranfangs

FDC-Baugruppe




Bild 37: Erzeugung des LWREADY-Signals für den FDC-Baustein mit Hilfe des Indeximpulses

Diese Index-Impulse triggern eine monostabile Kippstufe (IC11.2, 74LS123). Da der Eingang B auf der FDC-Baugruppe fest auf H-Pegel gelegt ist, läßt sich die monostabile Kippstufe mit der fallenden Flanke eines Index-Impulses anstoßen. Mit jedem Impuls wird daher der Ausgang Q der monostabilen Kippstufe für eine bestimmte Zeit auf H-Pegel geschaltet. Dieser H-Pegel dient dem FDC-Baustein als Bereitschafts-Meldung LWREADY. Die Zeit, für die der Q-Ausgang H-Pegel führt, wird durch die RC-Kombination R9/C5 bestimmt und läßt sich nach Herstellerangaben wie folgt berechnen:

$$t_H \approx 0,45 \cdot R \cdot C$$

$$t_H \approx 0,45 \cdot 56 \text{ k}\Omega \cdot 15 \text{ }\mu\text{F}$$

$$t_H \approx 378 \text{ msec}$$

(t_H = Zeit, für die der Ausgang Q von IC11.2 H-Pegel führt)

Die monostabile Kippstufe läßt sich nachtriggern, indem sie vor dem Ablauf der Zeit t_H erneut angestoßen wird. Der Ausgang Q geht nur dann wieder auf L-Pegel, wenn die Kippstufe für mindestens 378 ms keinen Trigger-Impuls ($\bar{\text{INDEX}}$ -Impuls) mehr erhalten hat.

Bei richtig eingelegter Diskette, aktiviertem Laufwerk und Soll-drehzahl des Laufwerkmotors wird die Kippstufe alle 200 ms nachgetriggert, so daß in diesem Fall ständig eine Bereitschafts-Meldung (LWREADY = H-Pegel) erzeugt wird.

FDC-Baugruppe

4.7. Der Datenseparator

Beim Lesen von einer Diskette wird die gespeicherte Information seriell vom aktivierten Diskettenlaufwerk über die Signalleitung RDATA zur FDC-Baugruppe übertragen. Die übertragene Impulsfolge enthält sowohl Daten- als auch Synchronisier-Impulse. Sie müssen vom FDC-Baustein voneinander unterschieden werden. Diese Aufgabe unterstützt der Datenseparator.

Die übliche Bezeichnung "Datenseparator" (to separate = trennen) ist mißverständlich, da dieser Baustein die Daten nicht von den Synchronisierimpulsen trennt. Vielmehr hilft er dem FDC-Baustein bei dieser Aufgabe, indem er spezielle Signale erzeugt.

Dazu benötigt der Datenseparator einen Bezugstakt von 4 MHz, der ihm über den Anschluß REFCLK (REFERENCE CLOCK, Bezugstakt) zugeführt wird. Diese Taktfrequenz kann intern im Datenseparator geteilt werden. Der Teilfaktor wird durch die logischen Pegel an den Eingängen CD0 und CD1 bestimmt (CD = CLOCK DIVISOR, Takt-Teiler):

CD1	CD0	Teilfaktor
L	L	1
L	H	2
H	L	4
H	H	8

Der Eingang CD1 ist auf der FDC-Baugruppe fest auf L-Pegel gelegt. Der Eingang CD0 wird durch das Signal DDENS (DOUBLE DENSITY, doppelte Aufzeichnungsdichte) angesteuert. Durch einen Ausgabe-Befehl läßt sich der Pegel dieses Signals per Programm verändern. Dies ist notwendig, wenn man zwischen den Aufzeichnungsarten "Single Density" (einfache Aufzeichnungsdichte) und "Double Density" (doppelte Aufzeichnungsdichte) umschalten will. Um auch dem FDC-Baustein zu signalisieren, in welcher Aufzeichnungsart gearbeitet werden soll, wird das Umschaltsignal DDENS auch dem FDC-Baustein zugeführt. Die Aufzeichnungs-Arten sind im Anhang beschrieben.

\overline{DDENS}	Betriebsart	Teilungs-faktor	interner Takt des Datenseparators
L	Double Density	1	4MHz
H	Single Density	2	2MHz

FDC-Baugruppe




Bild 38: Floppy-Disk-Datenseparator 9216

Damit der FDC-Baustein Daten- und Synchronisier-Impulse voneinander trennen kann, stellt der Datenseparator ihm das Takt-Signal SEPCLK (SEPERATED CLOCK) zur Verfügung.

Die vom Laufwerk kommenden Daten- und Synchronisier-Impulse werden dem Datenseparator über den Anschluß \overline{DSKD} (DISK DATA, Disketten-"Daten") zugeführt. Er leitet die in Breite und zeitlicher Anordnung aufbereiteten Impulse über den Anschluß \overline{SEPD} (SEPERATED DATA) an den RAW READ-Anschluß des FDC-Bausteins weiter. Dieser Impuls-Strom enthält immer noch Daten- und Synchronisierimpulse. Zwischen diesem Impuls-Strom und dem Takt-Signal SEPCLK besteht dabei aber ein fester zeitlicher Bezug.

Eine feste Frequenz des SEPCLK-Signals würde bedeuten, daß die von der Diskette gelesenen Impulse in einem festen Abstand aufeinander folgen müßten, um diesen Bezug zu erhalten. Bei leichten Abweichungen der Diskettendrehzahl würden die Impulse vom Laufwerk aber in einem anderen zeitlichen Abstand eintreffen. Lesefehler wären unvermeidlich. Deshalb ist die Frequenz des SEPCLK-Signals abhängig von den gelesenen Impulsen. Dreht sich die Diskette schnell, das heißt: folgen die Impulse schnell aufeinander, so erhöht sich die Frequenz des Takt-Signals SEPCLK. Dreht sich die Diskette langsam, das heißt: folgen die Impulse langsam aufeinander, so verringert sich die Frequenz des Takt-Signales.

FDC-Baugruppe

In der Impulsfolge $\overline{\text{SEPD}}$ sind die Daten- und Synchronisier-Impulse bestimmten logischen Pegeln des SEPCLK-Signals zugeordnet. Die im Bild 39 durch die gestrichelten Linien gezeigte Zuordnung

Datenimpuls	- SEPCLK = L-Pegel
Synchronisierimpuls	- SEPCLK = H-Pegel

kann sich von Lesevorgang zu Lesevorgang ändern. Sie bleibt aber immer für die Länge einer Spur bestehen. Um eine eindeutige Zuordnung der Signale $\overline{\text{SEPD}}$ und SEPCLK zu erhalten, sind auf der Diskette spezielle Synchronisations-Bytes vorhanden. Sie befinden sich am Anfang jeder Spur und jeden Sektors. Sie werden beim Formatieren auf die Diskette geschrieben (siehe auch im Anhang: Kapitel 8.1). Da durch diese Bytes eine bestimmte Kombination von Daten- und Synchronisierimpulsen erzeugt wird, kann der FDC-Baustein beim Lesen dieser Kombination die aktuelle Zuordnung zwischen dem SEPCLK-Signal und dem $\overline{\text{SEPD}}$ -Signal erkennen.

FDC-Baugruppe




Bild 39: Ausgangs- und Eingangssignale des Datenseparators bei korrekter Drehzahl der Diskette und doppelter Aufzeichnungsdichte

(

(

(

(

FDC-Baugruppe

4.8. Die Erzeugung der 4 MHz- und 1 MHz-Taktsignale

Der FDC-Baustein und der Datenseparator benötigen einen Bezugstakt. Der Bezugstakt des FDC-Bausteins muß eine Frequenz von 1 MHz, der des Datenseparators eine von 4 MHz besitzen. Zur Takterzeugung befindet sich auf der FDC-Baugruppe ein 4 MHz-Oszillator. Er liefert direkt den Takt für den Datenseparator. Der Bezugstakt des FDC-Bausteins wird durch Frequenzteilung gewonnen.

Der 4 MHz-Oszillator ist mit Hilfe der drei Inverter IC13.4, IC13.5 und IC13.6 realisiert:




Bild 40: 4 MHz-Quarzoszillator mit Treiberstufe

Um den Oszillator durch die nachfolgenden Stufen nicht zu sehr zu belasten, wird IC13.4 als Treiberstufe für das Oszillatorkausgangssignal verwendet. Der Kondensator C8 gewährleistet ein sicheres Anschwingen des Oszillators mit seiner Sollfrequenz.

Mit Hilfe der beiden D-Flip-Flops IC10.1 und IC10.2 wird die Frequenz des Quarzoszillators auf 1 MHz geteilt:




Bild 41: Teilung des 4 MHz-Signales auf 1 MHz

FDC-Baugruppe

5. Das Zusammenwirken von Hard- und Software

5.1. Die FDC-Kommandos

Der Befehlssatz des Bausteins FDC 1793 (oder kompatibler Typ) umfaßt vier Gruppen von Kommandos, die von der CPU mit Hilfe von "OUT 0C0"-Befehlen in das Kommando-Register geschrieben werden:

- I. Kommandos für die Positionierung des Schreib/Lese-Kopfes
- II. Kommandos für die Datenübertragung zwischen CPU und Diskettenlaufwerk
- III. Spezielle Lese- und Schreibkommandos
- IV. Kommando zur Festlegung verschiedener Bedingungen für die Erzeugung von Interrupts durch den FDC-Baustein

Ein Kommandowort setzt sich wie folgt zusammen:


Bit	7	6	5	4	3	2	1	0
	k	k	k	s	s	s	s	s

Hierbei dienen die mit "k" bezeichneten Bits der Festlegung des gewünschten Kommandos. Mit Hilfe der Steuerbits "s" können je nach gewähltem Kommando zusätzliche Tätigkeiten veranlaßt oder Vereinbarungen getroffen werden (z.B. Wahl der Schrittgeschwindigkeit bei der Kopfpositionierung).

FDC-Baugruppe

5.1.1. Die Kommandos der Gruppe I

Die Kommandos "RESTORE", "SEEK", "STEP", "STEP IN" und "STEP OUT" dienen der Positionierung, d.h. der Bewegung des Schreib/Lese-Kopfes in eine gewünschte Position. Diese Befehle wirken sich nur auf das ausgewählte Laufwerk aus. Die folgende Tabelle zeigt die Bildung des Kommandowortes (Gruppe I).



Aufbau des Kommandowortes der Gruppe I (Benennung der einzelnen Bits nach dem Datenblatt des FDC 1793)

Durch die Bits "r1" und "r0" im Kommandowort kann unter vier verschiedenen Schrittgeschwindigkeiten (Spurwechselrate) für die Kopfpositionierung gewählt werden.

Das sogenannte Verify-Bit "V" (Verify = prüfen) gibt an, ob die im Spur-Register befindliche Spurnummer mit der tatsächlichen Position des Schreib/Lese-Kopfes verglichen werden soll. Die tatsächliche Position des Kopfes wird durch Lesen und Auswerten der Sektorkennungsfelder (vergl. Kapitel 8.1) festgestellt.

Das Bit "h" (Head Load) hat bei den verwendeten Laufwerken keine Bedeutung.

Über das "T"-Bit kann der FDC-Baustein veranlaßt werden, bei einer Kopfbewegung den Inhalt des Spurregisters zu aktualisieren.

FDC-Baugruppe

Während und nach der Ausführung eines Kommandos können der Betriebszustand, sowie eventuelle Fehlermeldungen des FDC-Bausteins von der CPU durch Lesen und Auswerten des Statusregister-Inhaltes erkannt werden. Für alle Kommandos der Gruppe I haben die einzelnen Status-Bits (bei "1"-Zustand) folgende Bedeutung:

S7	NOT READY	Laufwerk ist nicht bereit
S6	WRITE PROTECT	Eingelegte Diskette ist schreibgeschützt
S5	HEAD LOADED	Kopf ist geladen (angeschmiegt)
S4	SEEK ERROR	Spur nicht gefunden
S3	CRC ERROR	Prüfsummenfehler
S2	TRACK0	Kopf befindet sich über Spur 0
S1	INDEX	Indexloch befindet sich im Strahl der Index-Lichtschranke
S0	BUSY	Gesetzt, wenn der FDC-Baustein ein Kommando ausführt

5.1.1.1. Das RESTORE-Kommando

Aufgabe des RESTORE-Kommandos (RESTORE = rücksetzen) ist, den Schreib/Lese-Kopf aus jeder beliebigen Position über die Spur 0 (Grundstellung) zu bringen. Das Spur-Register des FDC-Bausteins erhält dabei den Inhalt 00 (Spur 0). Beim Einschalten des Mikrocomputers führt der FDC-Baustein diesen Befehl selbständig aus.

Beispiel:

```
MVI  A,01    ; Kommando "RESTORE" (binär: 00000001)
OUT  0C0     ; Ausgabe in das Kommando-Register
```

Diese Befehlsfolge veranlaßt den Baustein, den Schreib/Lese-Kopf über Spur 0 zu positionieren. Das Spur-Register erhält den Wert 00. Die Bits $r1 = 0$, $r0 = 1$ ergeben eine Spurwechselrate für die Positionierung von 12 ms pro Spur.

FDC-Baugruppe

5.1.1.2. Das SEEK-Kommando

Das SEEK-Kommando (SEEK = suchen) ermöglicht es, den Schreib/-Lese-Kopf zu einer bestimmten Spur zu bewegen. Voraussetzung ist, daß im Spur-Register des FDC-Bausteins die Nummer der augenblicklichen Kopfposition enthalten ist. Die Nummer der gewünschten Spur muß in das Datenregister des FDC-Bausteins geschrieben werden.

Beispiel für die Positionierung über Spur 8:

MVI	A,08	; Spur 8 festlegen
OUT	0C3	; Ausgabe in das Daten-Register
MVI	A,17	; Seek-Kommando (binär: 00010111)
OUT	0C0	; Ausgabe in das Kommando-Register

Diese Kommandofolge bewirkt, daß der Kopf über Spur 8 positioniert wird. Da das Verify-Bit des Kommandowortes gesetzt wurde, erfolgt anschließend eine automatische Prüfung, ob sich der Kopf wirklich über der Spur 8 befindet. Der Inhalt des Spur-Registers wird auf 8 gesetzt. Die gewählte Spurwechselrate beträgt in diesem Beispiel 30 ms

5.1.1.3. Die Kommandos STEP IN, STEP OUT und STEP

Die Kommandos STEP IN, STEP OUT und STEP dienen der Veränderung der Kopfposition um eine Spur.

Das STEP IN-Kommando kann benutzt werden, um den Kopf um eine Spur in Richtung Diskettenmitte zu bewegen.

Mit dem STEP OUT-Kommando kann der Kopf um eine Spur zum Diskettenrand hin bewegt werden.

Mit Hilfe des STEP-Kommandos kann der Kopf um eine Spur bewegt werden. Die Bewegungsrichtung ist dabei die gleiche wie bei der letzten Kopfbewegung.

FDC-Baugruppe

Beispiel für das STEP IN-Kommando:

```
MVI  A,51    ; STEP IN-Kommandowort (binär: 01010001)
OUT  0C0     ; Ausgabe in das Kommandoregister
```

In diesem Beispiel wird der Kopf um eine Spur zur Diskettenmitte hin bewegt. Der Inhalt des Spur-Registers wird um Eins erhöht, da das T-Bit gesetzt ist. Eine Prüfung, ob der Wert im Spur-Register mit der aktuellen Kopfposition übereinstimmt, findet nicht statt, da das V-Bit auf "0" gesetzt ist.

Beispiel für das STEP OUT-Kommando:

```
MVI  A,75    ; STEP OUT-Kommandowort (binär: 01110101)
OUT  0C0     ; Ausgabe in das Kommandoregister
```

Mit dem STEP OUT-Kommando wird der Kopf um eine Spur zum Diskettenrand hin bewegt. Der Inhalt des Spur-Registers wird um Eins vermindert, da das T-Bit gesetzt ist. Der Inhalt des Registers wird mit der tatsächlichen Position verglichen (V-Bit ist gesetzt). In diesem Beispiel beträgt die Spurwechselrate 12 ms.

Beispiel für das STEP-Kommando:

```
MVI  A,31    ; STEP-Kommandowort (binär: 00110001)
OUT  0C0     ; Ausgabe in das Kommandoregister
```

Durch diese Befehlsfolge wird der Kopf um eine Spur bewegt. Die Bewegungsrichtung ist gegenüber der letzten Kopfbewegung unverändert. Da das T-Bit gesetzt ist, wird der Inhalt des Spur-Registers aktualisiert. Die Spurwechselrate beträgt in diesem Beispiel 12 ms.

FDC-Baugruppe

5.1.2. Die Kommandos der Gruppe II

Die Gruppe II umfaßt die Kommandos WRITE SECTOR (Schreibe Sektor) und READ SECTOR (Lese Sektor) für die Datenübertragung zwischen der CPU und dem Diskettenlaufwerk. Bevor eines dieser Kommandos ausgeführt werden kann, müssen einige Voraussetzungen erfüllt sein:


- Das Laufwerk muß betriebsbereit sein (Diskette eingelegt, Motor eingeschaltet)
- Die verwendete Diskette muß durch "Formatierung" vorbereitet sein
- Der Schreib/Lese-Kopf muß über der richtigen Spur positioniert sein
- Der Inhalt des Spur-Registers muß mit der tatsächlichen Kopfposition übereinstimmen
- Die Nummer des zu lesenden oder zu schreibenden Sektors muß sich im Sektor-Register des FDC-Bausteins befinden

Bei der Ausführung eines WRITE SECTOR- oder READ SECTOR-Kommandos sucht der FDC-Baustein zuerst den im Sektor-Register angegebenen Sektor. Gesucht wird auf der Spur, über der sich der Kopf im Augenblick befindet. Der FDC-Baustein liest zu diesem Zweck die Sektorkennungsfelder der Sektoren, die sich am Kopf vorbei bewegen (vergl. Kapitel 8.1). Stimmen die vorgefundene Spur- und Sektor-Nummer nicht mit den Angaben im Spur- bzw. Sektor-Register überein, so wird die Suche durch Überprüfung weiterer Sektorkennungsfelder auf der gleichen Spur fortgesetzt. Da es möglich ist, daß ein Sektorkennungsfeld nicht sofort beim ersten Durchlauf einer Spur erkannt wird, führt der FDC-Baustein mehrere Leseversuche durch. Falls bei insgesamt vier Diskettenumdrehungen kein Sektorkennungsfeld mit den gesuchten Angaben gefunden wurde, erfolgt ein Abbruch der Kommandoausführung. Dabei werden entsprechende Fehlerbits im Statusregister des FDC-Bausteins gesetzt.

Wurde der gewünschte Sektor aber gefunden, so setzt der FDC-Baustein das DRQ-Signal auf H-Pegel, sobald ein Datenbyte zwischen der CPU und dem FDC-Datenregister übertragen werden kann.

FDC-Baugruppe

Die folgende Tabelle zeigt den Aufbau der WRITE SECTOR- und READ SECTOR-Kommandowörter. Die Bits 0 bis 4 müssen für die vorgesehene Anwendung des FDC-Bausteins nicht verändert werden. Deshalb soll hier auf eine nähere Erläuterung verzichtet und auf das Datenblatt des FDC-Bausteins verwiesen werden.



Aufbau der Kommandowörter der Gruppe II

Auch hier können während oder nach der Ausführung eines Kommandos der Betriebszustand sowie eventuelle Fehlermeldungen von der CPU durch Lesen und Auswerten des FDC-Statusregisters erkannt werden. Dabei haben die einzelnen Bits bei allen Kommandos der Gruppe II folgende Bedeutung:

S7	NOT READY	Laufwerk nicht betriebsbereit
S6	WRITE PROTECT	Eingelegte Diskette ist schreibgeschützt
S5	RECORD TYP /	Spezielle Kennzeichnung aus dem Sektor-
	WRITE FAULT	Fehler im Schreibverstärker des Lauf-
		werks (nur beim Schreiben)
S4	RECORD NOT FOUND	Sektor nicht gefunden
S3	CRC ERROR	Prüfsummenfehler
S2	LOST DATA	Datenverlust bei der Datenübertragung
S1	DATA REQUEST	Anforderung zur Datenübertragung
S0	BUSY	Gesetzt, wenn der FDC-Baustein ein
		Kommando ausführt

FDC-Baugruppe

5.1.2.1. Das WRITE SECTOR-Kommando

Das WRITE SECTOR-Kommando dient zur Übertragung der Daten aus dem Arbeitsspeicher der CPU in einen Disketten-Sektor.

- Vor Erteilung des WRITE SECTOR-Kommandos muß der Schreib/Lese-Kopf des ausgewählten Laufwerks über die gewünschte Spur gestellt werden. Dazu gibt die CPU entsprechende Kommandos (RESTORE, STEP, STEP IN, STEP OUT, SEEK) an den FDC-Baustein.
- Weiterhin ist von der CPU die Nummer des gewünschten Sektors in das Sektor-Register des FDC-Bausteins zu schreiben.
- Aus der Tabelle im Kapitel 5.1.2. ergibt sich für das WRITE SECTOR-Kommandowort 1010 0000 (binär) = A0 (hexadezimal). Dieser Wert ist in den Akkumulator der CPU zu laden und mittels "OUT 0C0"-Befehl in das Kommando-Register des FDC-Bausteins zu schreiben. Im Status-Register des Bausteins wird das BUSY-Bit gesetzt (busy = beschäftigt). Der FDC-Baustein sucht nun den gewünschten Sektor.
- Die CPU muß nun warten, bis der FDC-Baustein den Beginn des Sektordatenfeldes erkannt hat und zur Übertragung der Datenbytes bereit ist.
- Wurde der gewünschte Sektor gefunden, so setzt der FDC-Baustein das Signal DRQ auf H-Pegel. Das Bit DATA REQUEST im FDC-Statusregister wird auf "1" gesetzt. Der FDC-Baustein fordert so von der CPU ein Datenbyte an. Wird dem Baustein das erste Datenbyte nicht rechtzeitig zur Verfügung gestellt, so wird der Schreibvorgang abgebrochen. Der FDC-Baustein setzt dann das Bit 2 (LOST DATA, Datenverlust) im FDC-Statusregister.
- Wenn die CPU das Byte in das Datenregister des FDC-Bausteins schreibt, wird DRQ wieder auf L-Pegel geschaltet. Das Bit DATA REQUEST im FDC-Statusregister wird auf "0" gesetzt.
- Bis die CPU das nächste Datenbyte übergeben kann, muß sie erneut die Meldung DRQ = H-Pegel (bzw. Statusbit DATA REQUEST gleich "1") abwarten. Sobald diese Meldung erscheint, muß sie das Datenbyte möglichst schnell in das FDC-Datenregister einschreiben. Wird dem FDC-Baustein ein Datenbyte nicht rechtzeitig zur Verfügung gestellt, so schreibt er für das fehlende Byte 00H auf die Diskette und setzt das Bit 2 (LOST DATA, Datenverlust) im FDC-Statusregister.
- Wenn ein kompletter Sektor geschrieben wurde, setzt der FDC-Baustein das Meldesignal INTRQ auf H-Pegel. Gleichzeitig wird das BUSY-Bit im FDC-Statusregister zurück auf "0" gesetzt.


FDC-Baugruppe

Die folgenden zwei Flußdiagramme zeigen je ein Beispiel für das Schreiben des Sektors 4 der Spur 7.

Im ersten Beispiel erfolgt die Synchronisation der Datenübertragung durch die Bits im FDC-Statusregister. Das Bit DATA REQUEST zeigt der CPU an, daß ein neues Datenbyte in das FDC-Datenregister geschrieben werden muß. Mit BUSY-Bit = "0" teilt der FDC-Baustein der CPU die Beendigung der Kommandoausführung mit.


Im zweiten Beispiel erfolgt die Synchronisation über die Meldesignale DRQ und INTRQ. Nach jeder Übertragung eines Datenbytes wird durch die Ausführung des Befehls "OUT 0C8" mit Hilfe des Warte-Flip-Flops der READY-Anschluß der CPU auf L-Pegel gelegt. Die CPU wird so angehalten. Wenn der FDC-Baustein zur weiteren Datenübertragung bereit ist, gibt er die CPU über das Meldesignal DRQ = H-Pegel wieder frei. Die CPU fährt dann mit der Übertragung des nächsten Datenbytes fort. Nach der Kommandoausführung (d.h. wenn ein kompletter Sektor geschrieben wurde) gibt der FDC-Baustein das Meldesignal INTRQ aus. Dadurch löst er eine Unterbrechungsanforderung (Interrupt) aus. Gleichzeitig gibt er die CPU durch Umschaltung des Warte-Flip-Flops wieder frei. Ist der Interrupt freigegeben, verzweigt die CPU zur Interrupt-Service-Routine. In dieser Routine kann sie auf die Beendigung der Kommandoausführung reagieren.

FDC-Baugruppe



Flußdiagramm 1: Schreiben des Sektors 4, Spur 7, Synchronisation durch Auswerten des Statuswortes

FDC-Baugruppe



Flußdiagramm 2: Schreiben des Sektors 4, Spur 7, Synchronisation über die Signale DRQ und INTRQ

FDC-Baugruppe

5.1.2.2. Das READ SECTOR-Kommando

Das READ SECTOR-Kommando dient zur Übertragung der Daten eines Disketten-Sektors in den Arbeitsspeicher der CPU.

- Vor Erteilung des READ SECTOR-Kommandos muß der Schreib/Lese-Kopf des ausgewählten Laufwerks über die gewünschte Spur gestellt werden. Dazu gibt die CPU entsprechende Kommandos (RESTORE, STEP, STEP IN, STEP OUT, SEEK) an den FDC-Baustein.
- Weiterhin ist von der CPU die Nummer des gewünschten Sektors in das Sektor-Register des FDC-Bausteins zu schreiben.
- Aus der Tabelle im Kapitel 5.1.2. ergibt sich für das READ SECTOR-Kommandowort 1000 0000 (binär) = 80 (hexadezimal). Dieser Wert ist in den Akkumulator der CPU zu laden und mittels "OUT 0C0"-Befehl in das Kommando-Register des FDC-Bausteins zu schreiben. Im Status-Register des Bausteins wird das BUSY-Bit gesetzt (busy = beschäftigt). Der FDC-Baustein sucht nun den gewünschten Sektor.
- Die CPU muß nun warten, bis der FDC-Baustein den Beginn des Sektordatenfeldes erkannt hat und zur Übertragung der Datenbytes bereit ist.
- Sobald der FDC-Baustein ein komplettes Datenbyte von der Diskette gelesen hat, setzt er das Signal DRQ auf H-Pegel und das Statusbit DATA REQUEST auf "1".
- Die CPU kann das Datenbyte nun aus dem FDC-Datenregister auslesen. Dadurch wird das Signal DRQ wieder auf L-Pegel und das Bit DATA REQUEST im FDC-Statusregister wieder auf "0" gesetzt.
- Bis die CPU das nächste Datenbyte übernehmen kann, muß sie erneut die Meldung DRQ = H-Pegel (bzw. Statusbit DATA REQUEST gleich "1") abwarten. Sobald diese Meldung erscheint, muß sie das Datenbyte möglichst schnell aus dem FDC-Datenregister auslesen. Liest die CPU das Datenbyte nicht schnell genug aus, so wird es vom nächsten Byte aus dem Diskettensektor überschrieben. In diesem Fall wird das Bit 2 (LOST DATA, Datenverlust) im FDC-Statusregister gesetzt.
- Wenn ein kompletter Sektor gelesen wurde, setzt der FDC-Baustein das Meldesignal INTRQ auf H-Pegel. Gleichzeitig wird das BUSY-Bit im FDC-Statusregister zurück auf "0" gesetzt.


FDC-Baugruppe

Die folgenden zwei Flußdiagramme zeigen je ein Beispiel für das Lesen des Sektors 4 der Spur 7.

Im ersten Beispiel erfolgt die Synchronisation der Datenübertragung durch die Bits im FDC-Statusregister. Das Bit DATA REQUEST zeigt der CPU an, daß ein neues Datenbyte im FDC-Datenregister zum Auslesen bereit steht. Mit BUSY-Bit = "0" teilt der FDC-Baustein der CPU die Beendigung der Kommandoausführung mit.


Im zweiten Beispiel erfolgt die Synchronisation über die Meldesignale DRQ und INTRQ. Nach jeder Übertragung eines Datenbytes wird durch die Ausführung des Befehls "OUT 0C8" mit Hilfe des Warte-Flip-Flops der READY-Anschluß der CPU auf L-Pegel gelegt. Die CPU wird so angehalten. Wenn der FDC-Baustein zur weiteren Datenübertragung bereit ist, gibt er die CPU über das Meldesignal DRQ = H-Pegel wieder frei. Die CPU fährt dann mit der Übertragung des nächsten Datenbytes fort. Nach der Kommandoausführung (d.h. wenn ein kompletter Sektor gelesen wurde) gibt der FDC-Baustein das Meldesignal INTRQ aus. Dadurch löst er eine Unterbrechungsanforderung (Interrupt) aus. Gleichzeitig gibt er die CPU durch Umschaltung des Warte-Flip-Flops wieder frei. Ist der Interrupt freigegeben, verzweigt die CPU zur Interrupt-Service-Routine. In dieser Routine kann sie auf die Beendigung der Kommandoausführung reagieren.

FDC-Baugruppe



Flußdiagramm 3: Lesen des Sektors 4, Spur 7, Synchronisation durch Auswerten des Statuswortes

FDC-Baugruppe



Flußdiagramm 4: Lesen des Sektors 4, Spur 7,
Synchronisation über die Signale DRQ und INTRQ.

FDC-Baugruppe

5.1.3. Die Kommandos der Gruppe III

Die Kommandos READ ADDRESS, READ TRACK und WRITE TRACK aus der Gruppe III sind für spezielle Aufgaben vorgesehen.

READ ADDRESS und READ TRACK sind besonders für Testzwecke geeignet. Sie finden bei der normalen Arbeit mit einer Diskette jedoch keine Anwendung. Für eine nähere Beschreibung soll daher auf das Datenblatt des FDC-Bausteins verwiesen werden.

Das WRITE TRACK-Kommando ermöglicht das Schreiben einer gesamten Spur einschließlich aller Gaps, Marken, Kennungsfelder und Datenfelder (siehe auch Kapitel 8.1: Das Format). Da hier im Gegensatz zu dem WRITE SECTOR-Kommando die Spur völlig neu aufgebaut wird, eignet sich dieses Kommando zum Formatieren einer Diskettenspur.

Die Kommandowörter können der folgenden Tabelle entnommen werden. Sie gelten für die Laufwerke, die mit der BFZ/MFA-FDC-Baugruppe betrieben werden.

Kommandos	Kommandoworte	
	binär	hexadezimal
READ ADDRESS	11000000	C0
READ TRACK	11100000	E0
WRITE TRACK	11110000	F0

FDC-Baugruppe

5.1.3.1. Das WRITE TRACK-Kommando

Das Formatieren einer Diskette ist bei fabrikneuen Disketten erforderlich. Es ist auch notwendig, wenn die Formatierung einer Diskette durch äußere Einflüsse (z.B. Einwirkung starker Magnetfelder) zerstört wurde. Eine Neuformatierung ist allerdings nur möglich, solange keine mechanischen Beschädigungen der Diskette vorliegen.

Zum Formatieren einer Diskettenspur wird das Kommando WRITE TRACK verwendet. Der gesamte Inhalt einer Spur einschließlich aller Kennungsfelder, Datenfelder und spezieller Steuerbytes befindet sich zuvor im Arbeitsspeicher der CPU. Für den Aufbau einer Spur gibt es viele Möglichkeiten (verschiedene Sektor-Größen, unterschiedliche Sektor-Anzahl pro Spur, usw.). Das vom BFZ-MINI-DOS verwendete Format ist im Kapitel 8.1. dargestellt.


Das Kommandowort FOH des WRITE TRACK-Kommandos ist von der CPU mittels "OUT 0C0"-Befehl in das Kommandoregister des FDC-Bausteins zu schreiben. Der FDC-Baustein setzt das Signal DRQ auf H-Pegel und das DATA REQUEST-Bit im Statusregister auf "1". Er fordert dadurch die CPU auf, das erste Byte in das Datenregister zu übertragen. Liegt dieses Byte nach einer bestimmten Zeit nicht vor, so bricht der FDC-Baustein das WRITE TRACK-Kommando ab. Anderenfalls beginnt er beim Eintreffen des Index-Impulses mit dem Schreibvorgang. Der FDC-Baustein fordert nun der Reihe nach die einzelnen Bytes von der CPU an, bis die gesamte Spur neu beschrieben ist. Trifft bei der Übertragung ein Datenbyte nicht rechtzeitig ein, so schreibt der FDC-Baustein 00H auf die Diskette und setzt das LOST DATA-Bit im Statusregister. Ein Abbruch der Kommandoausführung erfolgt nur, wenn das erste Byte nicht rechtzeitig eintrifft (s.o.).

Unter den Bytes, die von der CPU in das FDC-Datenregister geschrieben werden, befinden sich auch Steuerbytes. Diese Bytes werden vom FDC-Baustein nicht direkt auf die Diskette geschrieben, sondern in eine spezielle Impulsfolge umgesetzt. Sie dienen z.B. als Marken und Synchronisations-Bytes.

Mit dem WRITE TRACK-Kommando kann nur eine Spur formatiert werden. Soll eine ganze Diskette formatiert werden, so muß der Schreib/Lese-Kopf durch einen entsprechenden Befehl auf die nächste Spur gestellt werden. Im Arbeitsspeicher, in dem der Spur-Inhalt abgelegt ist, muß die neue Spur-Nummer eingetragen werden. Das WRITE TRACK-Kommando ist dann für die neue Spur erneut anzuwenden.

Als Beispiel für das Formatieren einer Spur soll nur die Programm-Version mit Synchronisation durch die Signale DRQ und INTRQ dargestellt werden.

FDC-Baugruppe



Flußdiagramm 5: Schreiben der Spur 0, Laufwerk A, Seite 0
Synchronisation über die Signale DRQ und INTRQ

FDC-Baugruppe

5.1.4. Die Kommandos der Gruppe IV

5.1.4.1. Das FORCE INTERRUPT-Kommando

Die Gruppe IV besteht nur aus dem Kommando FORCE INTERRUPT. mit diesem Kommando kann man festlegen, wann der FDC-Baustein (außer nach der Abarbeitung eines Kommandos) einen Interrupt anfordern soll. Das Kommandowort hat das Format:

1	1	0	1	I3	I2	I1	I0
---	---	---	---	----	----	----	----

Über die Bits I0 bis I3 können die verschiedenen Interrupt-Bedingungen festgelegt werden:

I0 = 1: Interrupt bei ansteigender Flanke am LWREADY-Eingang

I1 = 1: Interrupt bei abfallender Flanke am LWREADY-Eingang

I2 = 1: Interrupt bei jedem Impuls am IP-Eingang (Index-Impuls)

I3 = 1: Sofortiger Interrupt

Durch das Setzen mehrerer I-Bits können auch mehrere Interrupt-Bedingungen angegeben werden. Beim Schreiben des FORCE INTERRUPT-Kommandos in das FDC-Kommandoregister wird jedes Kommando abgebrochen, das der FDC-Baustein im Augenblick ausführt. Dies gilt auch, wenn kein I-Bit gesetzt ist (11010000).