4. Aufbau eines Grundgerätes

4.3 Speicher: 16-K-RAM/EPROM-Baugruppe




Bild 42: Prinzip des Flußdiagramms für ein Speichertest-Programm.

4. Aufbau eines Grundgerätes

4.3 Speicher: 64-K-RAM-Baugruppe

247

Die 64-K-RAM-Baugruppe ist für den Betrieb des im Vorwort vorgestellten MFA-Mikrocomputers unter dem Betriebssystem CP/M vorgesehen. Die Baugruppe enthält acht 8-KByte-RAM-Bausteine und ein EPROM mit wahlweise 2, 4, 8, 16 oder 32 KByte Speicherkapazität.

Unter CP/M wird das EPROM nach dem Laden des Betriebssystems abgeschaltet, so daß anschließend der ganze 64-K-RAM-Bereich zur Verfügung steht. Für andere Anwendungen ist es möglich, RAM und EPROM gemeinsam zu benutzen, wobei der nutzbare RAM-Bereich um die Kapazität des EPROMs verringert wird.

Nähere Einzelheiten zum CP/M-Betrieb des MFA-Mikrocomputers können hier nicht ausgeführt werden; es wird nur die 64-K-Baugruppe mit Schaltung und Anwendungsprinzip vorgestellt.

4. Aufbau eines Grundgerätes

4.3 Speicher: 64-K-RAM-Baugruppe




Bild 43: Die 64-K-Baugruppe.

4. Aufbau eines Grundgerätes

4.3 Speicher: 64-K-RAM-Baugruppe

249

Die 64-KByte-RAM-Baugruppe kann wahlweise im »ROM/RAM-Betrieb, ROM nicht abschaltbar« oder im »ROM/RAM-Betrieb mit abschaltbarem ROM« eingesetzt werden. Die Einrichtung der Baugruppe für die gewünschte Betriebsart erfolgt durch Lötbrücken auf mehreren Brückenfeldern.

Datenbus-Treiber, 1-aus-8-Decoder und Speicher

Der Daten-Bus der Baugruppe ist über einen Datenbus-Treiber mit dem System-Bus verbunden. Die Arbeitsrichtung des Datenbus-Treibers wird mit dem Signal MEMR gesteuert; siehe Stromlaufplan auf Seite 253.

Mit den Adreßleitungen A0 bis A12 werden die einzelnen Speicherzeilen der RAM-Bausteine und des EPROMs adressiert. Je nach verwendetem EPROM (2716...27256) werden die Adreßleitungen A11, A13 und A14 im Brückenfeld »ROM-Typ« an die unterschiedlichen Anschlußbelegungen der EPROMs angepaßt.

Die Adreßleitungen A13 bis A15 führen auf einen 1-aus-8-Decoder, der jeweils einen der 8-KByte-RAM-Bausteine über dessen $\overline{\text{CS}}$ -Anschluß freigibt.

Die $\overline{\text{OE}}$ -Anschlüsse aller RAM-Bausteine sind zusammengeführt. Daten des RAM-Speichers können nur dann gelesen werden, wenn die $\overline{\text{OE}}$ -Anschlüsse L-Pegel erhalten. Die Schreib-Lese-Umschaltung der RAM-Bausteine erfolgt über $\overline{\text{MEMW}}$.

ROM-RAM-Umschaltung

Zur ROM-RAM-Umschaltung gehören der Adreßvergleicher mit dem Brückenfeld »RAM-Aktiv-Adresse«, die ODER-Verknüpfung »OR1«, der Inverter und die ODER-Verknüpfung »OR2«.

Beim Einschalten des Mikrocomputers (oder bei Betätigung der Reset-Taste) wird das Abschalt-Flipflop über das Signal \overline{RES} zurückgesetzt, so daß der Ausgang Q an die ODER-Verknüpfung OR1 einen L-Pegel abgibt.

4. Aufbau eines Grundgerätes

4.3 Speicher: 64-K-RAM-Baugruppe

Der zweite Eingang von OR1 erhält nach dem Einschalten vom Ausgang P≥Q des Adreßvergleichers ebenfalls L-Pegel, da die vom Prozessor ausgegebene Adresse 0000 stets kleiner als die mit dem Brückenfeld »RAM-Aktiv-Adresse« einstellbare Vergleichsadresse ist. Die ODER-Verknüpfung OR1 gibt daher zunächst L-Pegel ab. Hiermit wird der CS-Anschluß des EPROMs angesteuert und das EPROM aktiviert.

Bei aktivem EPROM muß der RAM-Speicher abgeschaltet sein. Die RAM-Abschaltung erfolgt durch H-Pegel an den $\overline{\text{OE}}$ -Anschlüssen der RAM-Bausteine. Dieser H-Pegel stammt von der ODER-Verknüpfung OR2 und wird durch Invertierung des Ausgangssignals von OR1 ($\overline{\text{CS}}$ -Signal für das EPROM) gebildet.

Durch das beschriebene Verfahren wird nach dem Einschalten bzw. Reset stets das EPROM aktiviert und der RAM-Speicher abgeschaltet.

Mit dem Brückenfeld »RAM-Aktiv-Adresse« wird eingestellt, ab welcher Speicheradresse statt des EPROMs der RAM-Speicher aktiv sein soll. Einstellbar sind die Adreßwerte 0800, 1000, 2000, 4000 und 8000. Der einzustellende Wert richtet sich nach dem EPROM-Typ.

Sobald der Prozessor eine Adresse ausgibt, die gleich oder größer der eingestellten RAM-Aktiv-Adresse ist, führt der Adreßvergleicher am Ausgang P≥Q einen H-Pegel und schaltet über OR1 das EPROM ab.

Zum Lesen von Daten aus dem Speicher steuert der Prozessor die $\overline{\text{MEMR}}$ -Leitung auf L-Pegel. Da das EPROM z. Zt. nicht aktiviert ist, führen jetzt beide Eingänge von OR2 L-Pegel, wodurch die $\overline{\text{OE}}$ -Anschlüsse der RAM-Bausteine L-Pegel erhalten und der RAM-Speicher zum Lesen von Daten freigegeben ist.

Zum Einschreiben von Daten in den RAM-Speicher ist L-Pegel an den $\overline{\text{OE}}$ -Anschlüssen nicht erforderlich.

Arbeitet der Prozessor wieder unterhalb der RAM-Aktiv-Adresse, nimmt der Ausgang P≥Q des Adreßvergleichers wieder L-Pegel an. Hierdurch wird wieder vom RAM auf das EPROM umgeschaltet. Das Abschalt-Flipflop ist an dieser Umschaltung nicht beteiligt.

4. Aufbau eines Grundgerätes

4.3 Speicher: 64-K-RAM-Baugruppe

251

ROM-Abschaltung

Beim Einschalten des Mikrocomputers ist zunächst immer das EPROM aktiviert. Für bestimmte Anwendungsfälle der Speicherbaugruppe wie z.B. das Arbeiten unter dem Betriebssystem CP/M muß der Speicher bereits ab der Adresse 0000 mit RAM beginnen. Da CP/M nicht in EPROMs gespeichert wird, sondern auf einer Diskette, muß das EPROM ein Programm enthalten, mit dessen Hilfe CP/M von der Diskette in den RAM-Speicher geladen wird. Nach diesem als »BOOTEN« bezeichneten Ladevorgang wird das EPROM nicht mehr benötigt und muß abgeschaltet werden.

Die Abschaltung des EPROMs erfolgt durch das Abschalt-Flipflop in Verbindung mit den Brücken »ROM nicht abschaltbar/abschaltbar« und »ROM-Abschalt-Adresse«.

Bedingungen für das Abschalten des EPROMs:

- Brückenfeld »ROM nicht abschaltbar/abschaltbar« in Stellung »abschaltbar«;
- Speicher-Lesezugriff des Prozessors auf die mit dem Brückenfeld »ROM-Abschalt-Adresse« eingestellte oder eine höhere Adresse.

Nur wenn beide Bedingungen gemeinsam erfüllt sind, wird das Abschalt-Flipflop gesetzt und hierdurch das EPROM dauerhaft abgeschaltet. Anschließend kann auf das EPROM nicht mehr zurückgegriffen werden. Dieser Zustand bleibt bis zum nächsten Reset erhalten.

4. Aufbau eines Grundgerätes

4.3 Speicher: 64-K-RAM-Baugruppe

ROM/RAM-Betrieb, ROM nicht abschaltbar

ROM/RAM-Betrieb mit abschaltbarem ROM

Merkmale:

- ROM ab Adresse 0000, bestehend aus einem EPROM mit 2 , 4 , 8 , 16 oder 32 KByte Kapazität
- RAM ab Adresse 0000, bestehend aus acht 8-KByte-Bausteinen, jedoch nicht ab Adr. 0000, sondern erst oberhalb der EPROM-Endadresse nutzbar
- Ausblendung desjenigen RAM-Bereichs, der bereits durch das eingesetzte EPROM belegt ist
- Bei 2- oder 4-KByte-EPROMs ist der überschüssige RAM-Speicher von 6 bzw. 4 KByte nutzbar
- Bei Verwendung von 8-, 16- oder 32-KByte-EPROM können 1, 2 oder 4 RAM-Bausteine entfallen

Merkmale:


- Zunächst ROM (2- bis 32-KByte-EPROM) ab Adresse 0000 eingeschaltet
- 64 KByte RAM ab Adresse 0000, jedoch Ausblendung desjenigen RAM-Bereichs, der durch das eingesetzte EPROM belegt ist; RAM-Speicher zunächst nur oberhalb der EPROM-Endadresse nutzbar
- Dauerhaftes Abschalten des EPROMs und Einschalten des gesamten RAM-Speichers durch Lesezugriff auf eine Speicheradresse ab 8000 bzw. C000 (einstellbare "ROM-Abschaltadresse")
- Wiedereinschalten des EPROMs nur durch RESET oder Kaltstart

Einstellung dieser Betriebsart:

- Mit Brückenfeld "ROM-Typ" eingesetztes EPROM angeben
- Brücke "ROM nicht abschaltbar" schließen
- Brückenfeld "ROM-Abschaltadresse" beliebig, da EPROM nicht abgeschaltet wird
- "RAM-Aktiv-Adresse" je nach eingesetztem EPROM-Typ einstellen (2716 auf 0800, 2732 auf 1000, 2764 auf 2000, 27128 auf 4000, 27256 auf 8000)

Einstellung dieser Betriebsart:

- Brücke "ROM abschaltbar" schließen
- Im Brückenfeld "ROM-Typ" eingesetztes EPROM angeben
- "RAM-Aktiv-Adresse" je nach eingesetztem EPROM einstellen
- Brückenfeld "ROM-Abschaltadresse" auf 8000 oder C000 einstellen






Bild 44: Die Anwendungsmöglichkeiten der 64-K-RAM-Baugruppe.

4. Aufbau eines Grundgerätes

4.3 Speicher: 64-K-RAM-Baugruppe

253




Bild 45: Der Stromlaufplan der 64-K-RAM-Baugruppe.